電磁的情報漏えいの脅威に対抗するトロージャンフリーなハードウェア設計技術の開拓

点击翻译按钮获取中文摘要

本研究では、電磁情報漏えいを引き起こすトロージャンフリーなハードウェア設計技術の確立のため、(1)差動信号を伝送するデバイスに着目した意図的電磁妨害による情報漏えいのメカニズムを解明すると共に、(2)意図的電磁妨害による情報漏えいの耐性評価法について検討した。(1)では、差動信号を伝送する機器としてUSBキーボードに着目し、差動信号の立ち上がり/立ち下がり時間のミスマッチなどがノイズ耐性を低下させることを実験的に検討した。そして、差動信号を伝送する機器に対する意図的電磁妨害による情報漏えいのメカニズムを明らかにした。(2)では、意図的電磁妨害による情報漏えいの耐性評価時に侵襲的計測を必要とせず、伝送信号をタイミング同期用信号として用いた耐性評価法を提案した。意図的電磁妨害によって引き起こされる情報漏えい波形は、ICの出力バッファの出力インピーダンスの変動に起因しているため、(1)で着目した差動信号の合成波形をタイミング同期用信号として用い、本手法の有効性を確認した。さらに、ハードウェアへのトロージャン混入の対策としてIC内部に実装可能な静電容量センサを用いた認証技術の開発を進め、プリント基板レベルの真正性を保証する技術について検討した。