高性能大規模集積回路に対する並列・分散レイアウト設計手法の開発

高性能大规模集成电路并行/分布式布局设计方法的发展

基本信息

批准号：
08780288
负责人：
小出哲士
金额：
$ 0.64万
依托单位：
Hiroshima University
依托单位国家：
日本
项目类别：
Grant-in-Aid for Encouragement of Young Scientists (A)
财政年份：
1996
资助国家：
日本
起止时间：
1996 至无数据
项目状态：
已结题

项目摘要

本研究では高性能大規模集積回路に対する並列・分散レイアウト設計手法の開発について研究を行った。本年度に得られた主な研究成果を以下にまとめる。1.並列・分散処理環境のLAN上での構築:既に開発している分散アルゴリズムシミュレータを並列計算機上に実施し,並列・分散アルゴリズムのシミュレーションを行うことができるように拡張を行った。また,アルゴリズムの記述を容易にするために,トランスレータを開発し,自動的にシミュレーションに必要なコードを付加することができるようにした。2.配線遅延を考慮した配置・配線アルゴリズムの開発:VLSIスタンダードセル方式に対して,配線遅延を考慮した配置・配線アルゴリズムを開発した。配置設計では,従来より正確な配線遅延モデルを用い,非線形計画法に基づく手法により良質の配置を得ることが可能である。また,アルゴリズムの高速化のために,並列・分散処理環境上で実行することができるよう拡張を行った。配線設計では,配線を行う際に配線幅の拡大とバッファ挿入によって配線遅延を減少させることによりタイミング制約を満たす配線を実現するアルゴリズムを開発した。さらに,MCMの配線設計に対しては,配線遅延とクロストークの制約を考慮した多層配線手法も開発した。従来MCM配線手法では,配線遅延とクロストークを考慮して層の割当てを行なっていなかったため,制約違反が生じる場合があった。提案アルゴリズムでは,これらを考慮することにより,制約を満たした配線を得ることが可能となった。3.並列・分散処理環境上での配置・配線設計システムの試作:上述の並列・分散処理環境上に提案アルゴリズムを実装し,アルゴリズムのパフォーマンスと解の精度の評価を行い,その有効性を確認した。

这项研究对高性能大规模综合电路的平行和分布式布局设计方法的开发进行了研究。今年获得的主要研究结果将在下面总结。 1。在平行且分布式的处理环境中在LAN上进行的构造：在平行计算机上实现了已经开发的分布式算法模拟器，并扩展了平行和分布式算法的模拟。此外，为了促进该算法的描述，开发了翻译器以自动添加必要的模拟代码。 2。考虑接线延迟的放置和接线算法的开发：我们开发了一种位置和接线算法，该算法考虑了VLSI标准单元格方法的接线延迟。在布局设计中，可以使用基于非线性编程的方法获得更准确的接线延迟模型，并且可以使用高质量的布局。此外，为了加快算法的速度，已将其扩展以允许在平行和分布式的处理环境中执行它。在接线设计中，我们开发了一种算法，该算法通过增加接线宽度并通过插入接线时插入缓冲区来实现接线限制的接线，从而符合正时约束。此外，对于MCM的接线设计，已经开发了一种多层接线方法，该方法考虑了接线延迟和串扰的约束。在常规的MCM接线方法中，考虑到接线延迟和串扰，并未分配层，因此可能会违反约束。通过在拟议的算法中考虑这些因素，可以获得满足约束的接线。 3.位置和布线设计系统在并行和分布式处理环境中的原型：在上述并行和分布式处理环境中实现了所提出的算法，并评估了算法的性能和准确性，并确认了其有效性。