高性能大規模集積回路に対する並列・分散レイアウト設計手法の開発

点击翻译按钮获取中文摘要

本研究では高性能大規模集積回路に対する並列・分散レイアウト設計手法の開発について研究を行った。本年度に得られた主な研究成果を以下にまとめる。1.並列・分散処理環境のLAN上での構築:既に開発している分散アルゴリズムシミュレータを並列計算機上に実施し,並列・分散アルゴリズムのシミュレーションを行うことができるように拡張を行った。また,アルゴリズムの記述を容易にするために,トランスレータを開発し,自動的にシミュレーションに必要なコードを付加することができるようにした。2.配線遅延を考慮した配置・配線アルゴリズムの開発:VLSIスタンダードセル方式に対して,配線遅延を考慮した配置・配線アルゴリズムを開発した。配置設計では,従来より正確な配線遅延モデルを用い,非線形計画法に基づく手法により良質の配置を得ることが可能である。また,アルゴリズムの高速化のために,並列・分散処理環境上で実行することができるよう拡張を行った。配線設計では,配線を行う際に配線幅の拡大とバッファ挿入によって配線遅延を減少させることによりタイミング制約を満たす配線を実現するアルゴリズムを開発した。さらに,MCMの配線設計に対しては,配線遅延とクロストークの制約を考慮した多層配線手法も開発した。従来MCM配線手法では,配線遅延とクロストークを考慮して層の割当てを行なっていなかったため,制約違反が生じる場合があった。提案アルゴリズムでは,これらを考慮することにより,制約を満たした配線を得ることが可能となった。3.並列・分散処理環境上での配置・配線設計システムの試作:上述の並列・分散処理環境上に提案アルゴリズムを実装し,アルゴリズムのパフォーマンスと解の精度の評価を行い,その有効性を確認した。