课题基金 / 基金详情

階層的画像抽出と連想マッチングによる対象物認識システムの集積化回路技術の研究

階層的画像抽出と連想マッチングによる対象物認識システムの集積化回路技術の研究
基于分层图像提取和关联匹配的物体识别系统集成电路技术研究
批准号:
16700184
负责人:
小出 哲士
金额:
$2.3万
依托单位:
依托单位国家:
日本
项目类别:
Grant-in-Aid for Young Scientists (B)
财政年份:
2004
资助国家:
日本
项目状态:
已结题
起止时间:
2004 至 2005

项目摘要

项目成果

小出 哲士的其他基金

相似基金

相关文献

中文摘要
翻译
点击翻译按钮获取中文摘要
英文摘要
本研究では画像分割(抽出)を行うことによりフレーム中のすべての物体を抽出し,前フレームの物体との間でオブジェクトマッチング(連想検索)による連想処理を行い,対応付けを行う方法を開発した.また画像分割および連想検索の高度な処理をリアルタイムで処理できるアーキテクチャを融合することで,リアルタイムかつ高精度な物体検出を実現できる物体検出LSIの開発を行った.本年度は,(1)イメージスキャン画像分割アーキテクチャの開発,(2)物体追跡LSIアーキテクチャの設計,(3)オブジェクトマッチング用連想メモリLSIアーキテクチャの開発,及び,(4)リアルタイム画像分割FPGAプロトタイプシステムの構築,を行った.(1)入力画像を小さなサイズの画像ブロックに分けて,各画像ブロック内を全画素並列処理で,各画像ブロックを逐次処理し,大きなサイズの画像に対してリアルタイム画像分割処理を行う方法を考案した.そして,オンチップメモリと画素並列処理ユニットを用いた高データアクセス幅をもつLSIアーキテクチャを提案し,回路設計によりその有効性を示した.(2)上述の画像分割アーキテクチャと前年度に開発した動物体追跡アルゴリズムをもとに,高並列特徴量抽出とオブジェクトマッチング回路を開発し,リアルタイムLSIアーキテクチャを設計した.これによりQVGAサイズで230個程度の物体を同時にリアルタイム追跡(30fps)可能であることを示した.(3)オブジェクトマッチングに不可欠な連想メモリLSIアーキテクチャを開発し,高速化のための新しい回路を考案し,LSIチップ設計により,検索時間が136nsec以下の約1.6倍高速な回路を169mWの低消費電力で実現した.(4)上述の画像分割と物体追跡の有効性をシステム上で確認するために,リアルタイム画像分割プロトタイプシステムをFPGA上に開発した.カメラから取り込んだ入力画像をLSIチップでリアルタイム画像分割・特徴量抽出・物体追跡処理し,最後に処理結果をディスプレイに表示することで,チップ単体での評価ではなくシステム全体の評価した.このプロトタイプシステム上で複数の物体をリアルタイムで同時に追跡することを検証した.
期刊论文(7)
专著(0)
科研奖励(0)
会议论文
Digital Low-Power Real-Time Video Segmentation by Region Growing
按区域生长进行数字低功耗实时视频分割
DOI: --
发表时间: 2004
期刊: Extended Abstracts of the 2004 International Conference on Solid State Devices and Materials
影响因子: --
作者: [T.Morimoto, O.Kiriyama, H.Adachi, T.Koide, H.J.Mattausch]
通讯作者: H.J.Mattausch
最小ユークリッド距離検索連想メモリ装置
最小欧氏距离搜索关联存储装置
DOI: --
发表时间: 2005
期刊:
影响因子: --
作者: []
通讯作者:
Fully-parallel associative memory architecture realizing minimum Euclidian distance search
全并行联想内存架构实现最小欧几里得距离搜索
DOI: --
发表时间: 2005
期刊: Extended Abstracts of the 4th Hiroshima International Workshop on Nanoelectronics for Tera-Bit Information Processing
影响因子: --
作者: [H.Noda, T.Furuta, M.Niimi, E.Kawaguchi, Hideyuki Noda, Md.Anwarul Abedin]
通讯作者: Md.Anwarul Abedin
Embedded Low-Power Dynamic TCAM Architecture with Transparently Scheduled Refresh
具有透明计划刷新功能的嵌入式低功耗动态 TCAM 架构
DOI: --
发表时间: 2005
期刊: IEICE Trans.on Electronics E88-C
影响因子: --
作者: [H.Noda, T.Furuta, M.Niimi, E.Kawaguchi, Hideyuki Noda]
通讯作者: Hideyuki Noda
7
    距離最小検出機能を有する連想メモリチップの試作と画像処理への応用
    高性能大規模集積回路に対する並列・分散レイアウト設計手法の開発
    • 批准号:
      08780288
    • 项目类别:
      Grant-in-Aid for Encouragement of Young Scientists (A)
    • 资助金额:
      $0.64万
    • 财政年份:
      1996
    • 负责人:
      小出 哲士
    • 依托单位:
    海外基金