進化型計算機能を有する自律再構成ハードウェアに関する研究

具有进化计算功能的自主可重构硬件研究

• 批准号: 16650010
• 负责人: 堀口 進
• 金额: $ 2.05万
• 依托单位: Tohoku University
• 依托单位国家: 日本
• 项目类别: Grant-in-Aid for Exploratory Research
• 财政年份: 2004
• 资助国家: 日本
• 起止时间: 2004 至 2006
• 项目状态: 已结题
• 来源: https://kaken.nii.ac.jp/en/grant/KAKENHI-PROJECT-16650010/
• 关键词: 進化型計算回路; 自律的再構成; 故障補償回路; 故障補償可能ハードウェア; 階層型ニューラルネットワーク; 重みシフト方式

VLSI技術の発展により、可変結合論理アレイ素子を用いて動作環境に応じ機能を自律的に変化させる進化型ハードウェアに関する研究が注目されている。本研究では、静的FPGAや動的FPGAなどのプログラマブル論理素子により実用規模VLSIシステムに進化型計算を適用させ、自律再構成が可能なハードウェア方式について研究を行ってきた。特に、進化型計算機能に基づいた再構成システムの詳細な性能評価を行った。その結果、階層型ニューラルネットワークの故障補償可能な再構成型ハードウェアに適応した進化型計算の機能回路システムと遺伝的アルゴリズムにより学習した回路情報をハードウェア実装することにより木構成方式の有用性を示した。次に、故障状況に応じてニューラルネットワーク構成を可変にできる自律再構成ハードウェアシステムならびに進化型計算機能を適用した故障回避可能な格子型結合プロセッサ縮退再構成システムについて詳細に検討した。その結果、FPGAデバイスを用いた進化型計算機能回路システムを搭載した故障補償可能な階層型ニューラルネットワークハードウェア実装システムに関する研究成果に基づいて、新しく考案した遺伝的アルゴリズム学習、回路情報と故障補償可能ニューラルネットワークは、問題規模や動作環境に応じてネットワーク構成を自律的に変化させることが出来ることが分かった。更に、進化型計算機能に基づいた自律再構成格子型結合プロセッサ縮退再構成方式や遺伝的アルゴリズムの故障回避コーディング学習方式の提案とシステム実装を行いその性能評価を行った。これらの研究成果により、進化型計算機能に基づいた故障回避可能な自律格子型結合プロセッサ縮退再構成方式の有用性を明らかにした。

The development of VLSI technology, the application of variable combination logic elements, the function of self-regulation, the evolution of VLSI technology and related research are attracting attention. In this study, static FPGA and dynamic FPGA are used to study the application of evolutionary computing and autonomous reconfiguration in VLSI systems. Special, evolutionary computer can be reorganized into a system of detailed performance evaluation. The results show the usefulness of the hierarchical structure of the fault compensation system, the evolutionary structure of the fault compensation system and the evolutionary structure of the fault compensation system. Second, the fault status of the network structure can be changed, the self-discipline of the network structure can be changed, and the evolutionary computer can be used to avoid the fault. The results of FPGA design and application are as follows: Evolvable computer power loop system, fault compensation possibility, hierarchical system, new system, fault compensation possibility, fault compensation possibility and fault compensation possibility. The scale of the problem and the environment of the action constitute the self-discipline. In addition, evolutionary computers can be used to construct self-organizing lattice-type combinations, reduce the size of the reconfiguration mode, and improve the performance of the system. The results of this research show that evolutionary computers can be used for fault avoidance in basic systems, and the usefulness of self-regulating lattice combinations for fault reconstruction methods is clear.

项目成果

縮退型プロセッサアレイの自律再構成ハードウェア

用于退化处理器阵列的自主重新配置硬件

• 发表时间: 2005
• 期刊: 電子情報通信学会 技術報告 FIIS05, No.155
• 作者: 福士 将;堀口 進
• 通讯作者: 堀口 進

遺伝的アルゴリズムを用いたVLSI/WSIプロセッサアレイの再構成

使用遗传算法重新配置 VLSI/WSI 处理器阵列

• 发表时间: 2005
• 期刊: 電子情報通信学会 技術報告 FIIS05, No.166
• 作者: 福士 将;堀口 進
• 通讯作者: 堀口 進

An Improved Reconfiguration Method for Degradable Processor Arrays Using Genetic Algorithm

• DOI: 10.1109/dft.2006.15
• 发表时间: 2006-10
• 期刊: 2006 21st IEEE International Symposium on Defect and Fault Tolerance in VLSI Systems
• 作者: Y. Fukushima;Masaru Fukushi;S. Horiguchi

Reconfiguration Algorithm for Degradable Processor Arrays Based on Row and Column Rerouting Schemes

基于行列重路由方案的可降解处理器阵列重配置算法

• 发表时间: 2004
• 期刊: Proceedings of the IEEE International Symposium on Defect and Fault Tolerance in VISL Systems Vol.19
• 作者: M.Fukushi;S.Horiguchi
• 通讯作者: S.Horiguchi

A self-reconfigurable hardware architecture for mesh arrays using single/double vertical track switches

• DOI: 10.1109/tim.2003.822717
• 发表时间: 2004-04
• 期刊: IEEE Transactions on Instrumentation and Measurement
• 影响因子: 5.6
• 作者: Masaru Fukushi;S. Horiguchi