Low Power/delay Radiation-hardended Flip-flop in a FD-SOI proess
Low Power/delay Radiation-hardended Flip-flop in a FD-SOI proess
FD-SOI 工艺中的低功耗/延迟抗辐射触发器
批准号：
26889037
负责人：
furuta jun
金额：
$1.75万
依托单位国家：
日本
项目类别：
Grant-in-Aid for Research Activity Start-up
财政年份：
2014
资助国家：
日本
项目状态：
已结题
起止时间：
2014-08-29 至 2016-03-31
中文摘要
翻译
点击翻译按钮获取中文摘要
英文摘要
期刊论文(9)
专著(0)
科研奖励(0)
会议论文
登录
查看更多内容
28 nm UTBB FD-SOIプロセスにおけるデバイスシミュレーションによるのソフトエラー耐性の評価
28 nm UTBB FD-SOI 工艺中通过器件仿真评估软错误容限
28 nm UTBB FD-SOI 工艺中通过器件仿真评估软错误容限
DOI：
--
发表时间：
2015
期刊：
影响因子：
--
作者：
[梅原成宏, 張魁元, 一二三潤, 古田潤, 小林和淑]
通讯作者：
小林和淑
入出力回路、及びフリップフロップ回路
输入/输出电路和触发器电路
输入/输出电路和触发器电路
DOI：
--
发表时间：
2015
期刊：
影响因子：
--
作者：
[]
通讯作者：
65nmFD-SOIプロセスにおける非冗長化耐ソフトエラーフリップフロップのエラー耐性評価
65nm FD-SOI工艺非冗余抗软误触发器的容错评估
65nm FD-SOI工艺非冗余抗软误触发器的容错评估
DOI：
--
发表时间：
2015
期刊：
影响因子：
--
作者：
[山口潤己, 古田潤, 小林和淑]
通讯作者：
小林和淑
PHITS-TCADシミュレーションによる完全空乏型SOIプロセスにおけるBOX層の厚さと基板バイアスによるソフトエラー耐性の評価
使用 PHITS-TCAD 模拟评估完全耗尽 SOI 工艺中由于 BOX 层厚度和衬底偏差引起的软误差容限
使用 PHITS-TCAD 模拟评估完全耗尽 SOI 工艺中由于 BOX 层厚度和衬底偏差引起的软误差容限
DOI：
--
发表时间：
2015
期刊：
影响因子：
--
作者：
[張魁元, 神田翔平, 山口潤己, 古田潤, 小林和淑]
通讯作者：
小林和淑
A Radiation-Hardened Non-redundant Flip-Flop, Stacked Leveling Critical Charge Flip-Flop in a 65 nm Thin BOX FD-SOI Process
采用 65 nm Thin BOX FD-SOI 工艺的抗辐射非冗余触发器、堆叠式整平临界电荷触发器
采用 65 nm Thin BOX FD-SOI 工艺的抗辐射非冗余触发器、堆叠式整平临界电荷触发器
DOI：
--
发表时间：
2016
期刊：
IEEE Transactions on Neuclear Science
影响因子：
--
作者：
[Jun Furuta, Junki Yamaguchi, Kazutoshi Kobayashi]
通讯作者：
Kazutoshi Kobayashi
共 8 条
国内基金
海外基金
中性子与电磁场的相互作用
-
批准号：19905016
-
项目类别：青年科学基金项目
-
资助金额：7.0万元
-
批准年份：1999
-
负责人：林琼桂
-
依托单位：