Study on speculative parallel architecture using runtime program restructuring

利用运行时程序重构的推测并行架构研究

• 批准号: 11480063
• 负责人: HIRAKI Kei
• 金额: $ 9.54万
• 依托单位: The University of Tokyo
• 依托单位国家: 日本
• 项目类别: Grant-in-Aid for Scientific Research (B)
• 财政年份: 1999
• 资助国家: 日本
• 起止时间: 1999 至 2001
• 项目状态: 已结题
• 来源: https://kaken.nii.ac.jp/en/grant/KAKENHI-PROJECT-11480063/
• 关键词: Speculative execution; automatic parallelization; program restructuring; Binary translation; thread-level parallel execution; speculative memory; simulation; SPMD; マルチスレッド; 再利用; 重複実行; 投機的メモリ; バイナリトランスレーション; 命令レベル並列性; 実行時プログラム再構成; SMT; スレッド

The speculative parallel architecture utilizing on-chip resources is proposed. The proposed architecture, Runtime Restructuring extracts parallelism dynamically at runtime from a sequential binary program. In order to reduce overheads associated with frequent fork/join and frequent register-to- register communication in existing thread-level speculative architecture, Runtime Restructuring modifies a sequential binary program to a speculative SPMD program with duplicated execution.Since generation of control flow is influenced by the history of past execution, its parallelization is necessary to achieve the accurate execution status. Then we introduce a binary translation method to reduce overheads for analyzing parallel constructs and register dependency. We show the details of the parallel formation of control flow, and the evaluation results on SPEC benchmarks. Tomcatv gets 3.9 times and compress gets significant performance gain on 4CPUs. On SPEC INT benchmarks, binary translation is useful to reduce overheads in short loops.

提出了一种利用片上资源的推测并行结构。所提出的体系结构，并行重构提取并行动态运行时从一个顺序的二进制程序。为了减少现有线程级推测结构中频繁的fork/join和频繁的寄存器间通信带来的开销，并行重构将顺序二进制程序修改为重复执行的推测SPMD程序，由于控制流的生成受过去执行历史的影响，需要对其进行并行化以获得精确的执行状态.然后，我们介绍了一种二进制翻译方法，以减少开销分析并行结构和寄存器依赖。我们展示了控制流的并行形成的细节，和SPEC基准测试的评估结果。Tomcatv获得3.9倍，压缩在4CPU上获得显著的性能提升。在SPEC INT基准测试中，二进制转换对于减少短循环中的开销很有用。

项目成果

Niwa,J.,Matsumoto,T.,and Hiraki,K: "Comparative Study of Page-based and Segment-based Software DSM through Compiler Optimization"Proc.of the 2000 Int.Conf.on Supercomputing. (ICS'00),ACM press. 284-295 (2000)

Niwa,J.、Matsumoto,T. 和 Hiraki,K：“通过编译器优化对基于页面和基于段的软件 DSM 进行比较研究”2000 年超级计算国际会议的会议记录。

玉造 潤史, 平木 敬: "実行時プログラム再構成チップマルチプロセッサ"情報処理学会アーキテクチャ研究会研究報告. 10-23. 7-13 (2001)

Junji Tamatsukuri，Kei Hiraki：“运行时程序重新配置芯片多处理器”日本信息处理学会架构研究小组研究报告10-23（2001）。

Sasaki,S.,Matsumoto,T.,Hiraki,K.: "On the Schedulability Conditions on Partial Time Slots"Proceedings of 6th International Conference on Real-Time Computing Systems and Applications. 166-173 (1999)

Sasaki,S.、Matsumoto,T.、Hiraki,K.：“论部分时隙的可调度性条件”第六届实时计算系统与应用国际会议论文集。

M. Nakamura and K. Hiraki: "A cache memory system for speculative execution that utilize binary ordering relation"Technical Report of IEICE, CPSY. 45-2. 22-29 (2002)

M. Nakamura 和 K. Hiraki：“利用二进制排序关系进行推测执行的高速缓冲存储器系统”IEICE、CPSY 的技术报告。

高木 将通,松本 尚,平木 敬: "ソフトウェアシミュレータ上でのSPLASH-2ベンチマークの挙動に関する研究"情報処理学会研究報告 ARCH134-6. 99,No.67. 31-36 (1999)

Masamichi Takagi、Hisashi Matsumoto、Kei Hiraki：“软件模拟器上 SPLASH-2 基准的行为研究”日本信息处理学会研究报告 ARCH134-6，第 67. 31-36 (1999)。