粒度・粒質を問題に適応可能な超並列計算機アーキテクチャの研究

点击翻译按钮获取中文摘要

本研究では、重点領域研究(超並列処理)の「超並列ハードウェア・アーキテクチャの研究」班の計画研究を次の3点の重要課題に絞って補完することを目標とした。1.10^3個以上の要素プロセッサから構成される超並列計算機システムの問題適応性の向上。2.細粒度ハードウェア要素を組み合わせて種々の粒度に直接マッピングする機構の実現。3.コンパイラ/OS/ハードウェア構成のトレードオフを統合的に調整可能な計算モデルの構築。本研究の最終目標は、細粒度の均質なハードウェア要素(ビルディングブロック)をコンパイラやOSで静的かつ動的に組み合わせ・制御する方法によって、精疎が混交する処理粒度及び種々の処理粒質の超並列応用への超並列システムの適用性を格段に高めることであった。具体的には、「処理粒度・粒質を問題に適応可能な超並列計算機アーキテクチャの設計」を行うための超並列処理の種々の実験環境を仮想的に構築する方式について研究した。まず、「処理粒度可変方式」及び「処理粒質の問題への適応方式」についての研究の具体的な成果を基に、超並列システムにおけるコンパイラ/OS/ハードウェア構成のトレードオフを見直し、それらのトレードオフを柔軟に再構成できる統合的な超並列計算機アーキテクチャを設計する「仮想超並列処理環境」を汎用のワークステーション上に構築した。この際、コンパイラ/OS/ハードウェア構成のトレードオフを一貫して統合的に操作できる超並列計算モデルに基づいた統合アーキテクチャ設計法を用いた。