Simultane Kommunikationssynthese und Spannungsskalierung zur Verlustleistungsminimierung unter Berücksichtigung von Prozess- und Datenflussvariationen

Der technische Fortschritt in Der Halbleiterindustrie gemäß dem Mooreschen Gesetz发布了他的heute die integrated viper Module of einem einzelnen Chip。工程设计与工程设计：工程设计与系统设计，工程设计与系统设计，工程设计与系统设计。1 .集成（片上）通信系统设计与设计（芯片上）kommunikationarchitektur ssen viele verschiedene参数管理系统<e:1> (ckschitetetewerden, z.B. verlustleung, Performanz, Fläche，总线学与总线协议管理系统，wodurch . Finden eines optimalen Kompromisses erschwert。Aufgrund der vielfältigen Anwendungen, die in einem einzigen eingebetteten System ablaufen, ist die Arbeitsauslastung des Systems night gleichmäßig ber die gesamte Betriebszeit verilt。1 .德国<s:1> hrt zu Änderungen der statisticschen Kenngrößen des Datenverkehrs zwischen den ininzelnen kommunikationmodules。Des Weiteren können prozesparameter night weiter vernachlässigt werden, d.d.b.g inger Ausbeute and hoher Verlustleistung, fhren。Ziel dieses forschungsvohabens ist die Entwicklung effizienter Verfahren， welche simultan sowohl die Erzeugung von integrierten multibus - kommunikationsstruckturen也auch die Spannungsskalierung während der Synthese durchfhren。模具合成算法sollen sowohl den Zufallscharakter des Datentransfers也包括der Prozessvariationen bercksictigen。

Der technologische Fortschritt in der Halbleiterindustrie gemäß dem Mooreschen Gesetz erlaubt bis heute die Integration vieler Module auf einem einzelnen Chip. Eine der kritischsten Aufgaben beim Entwurf solch komplexer Systeme ist es, eine geeignete Kommunikationsarchitektur zur Verfügung zu stellen. Bei dem Entwurf einer integrierten (on-chip) Kommunikationsarchitektur müssen viele verschiedene Parameter berücksichtigt werden, wie z.B. Verlustleistung, Performanz, Fläche, Bustopologie und Busprotokolle, wodurch sich das Finden eines optimalen Kompromisses erschwert. Aufgrund der vielfältigen Anwendungen, die in einem einzigen eingebetteten System ablaufen, ist die Arbeitsauslastung des Systems nicht gleichmäßig über die gesamte Betriebszeit verteilt. Dies führt zu Änderungen der statistischen Kenngrößen des Datenverkehrs zwischen den einzelnen Kommunikationsmodulen. Des Weiteren können Variationen der Prozessparameter nicht weiter vernachlässigt werden, da diese zunehmend zu unerwünschten Effekten, z.B. geringer Ausbeute und hoher Verlustleistung, führen. Ziel dieses Forschungsvorhabens ist die Entwicklung effizienter Verfahren, welche simultan sowohl die Erzeugung von integrierten Multi-Bus-Kommunikationsstrukturen als auch die Spannungsskalierung während der Synthese durchführen. Die Synthesealgorithmen sollen sowohl den Zufallscharakter des Datentransfers als auch der Prozessvariationen berücksichtigen.