アナログ並列画像圧縮回路を集積化した超高速ディジタル伝送イメージセンサの研究

本研究では、イメージセンサ上において、その場で画像圧縮とディジタル符号化を行い、超高速に画像情報を伝送するスマートイメージセンサを提案した。特に、画像圧縮の基幹的処理である2次元離散コサイン変換(DCT)をアナログ領域で行い、その後のAD変換を適応的に行うことにより、センサ上での超高速の画像圧縮とディジタル符号化を可能にすることを特徴としている。本年度は、提案する画像圧縮用イメージセンサとアナログ画像圧縮回路の基本性能の確認を目的としたプロトタイプのLSIセンサを、実際に試作・評価した。試作は、半導体メーカの協力が得られ、0.35ミクロン3層AI2層ポリシリコンの最先端のCMOS技術により行った。並列画像圧縮処理に適合させるための8チャネル並列読み出しCMOSイメージセンサ(128×128)により、実際に撮像を行え、CMOS型において問題とされる固定パターン雑音も十分小さく、良好な結果が得られた。また試作したアナログ2次元DCTプロセッサにより、計算機から画像を与えて符号化処理を実際に行い、計算機に取り込んで画像を再構成することができた。現状で、約34dBのPSNRを得た。これは、アナログ処理により2次元DCTが行えることを、世界で初めて実証した結果と言える。試作により、精度改善の対策も明らかとなり、アナログ処理でも、問題とならない程度に高精度化できる見通しが得られた。また、小面積で、消費電力も小さく、高速に動作するというアナログ処理の特徴を明らかにすることができた。これらの成果は、本年2月に、ISSCC(VLSIに関する最大規模で、最も権威のある国際会議)に採択され、発表した。

本研究では、イメージセンサ上において、その場で画像圧縮とディジタル符号化を行い、超高速に画像情報を伝送するスマートイメージセンサを提案した。特に、画像圧縮の基幹的処理である2次元離散コサイン変換(DCT)をアナログ領域で行い、その後のAD変換を適応的に行うことにより、センサ上での超高速の画像圧縮とディジタル符号化を可能にすることを特徴としている。本年度は、提案する画像圧縮用イメージセンサとアナログ画像圧縮回路の基本性能の確認を目的としたプロトタイプのLSIセンサを、実際に試作・評価した。試作は、半導体メーカの協力が得られ、0.35ミクロン3層AI2層ポリシリコンの最先端のCMOS技術により行った。並列画像圧縮処理に適合させるための8チャネル並列読み出しCMOSイメージセンサ(128×128)により、実際に撮像を行え、CMOS型において問題とされる固定パターン雑音も十分小さく、良好な結果が得られた。また試作したアナログ2次元DCTプロセッサにより、計算機から画像を与えて符号化処理を実際に行い、計算機に取り込んで画像を再構成することができた。現状で、約34dBのPSNRを得た。これは、アナログ処理により2次元DCTが行えることを、世界で初めて実証した結果と言える。試作により、精度改善の対策も明らかとなり、アナログ処理でも、問題とならない程度に高精度化できる見通しが得られた。また、小面積で、消費電力も小さく、高速に動作するというアナログ処理の特徴を明らかにすることができた。これらの成果は、本年2月に、ISSCC(VLSIに関する最大規模で、最も権威のある国際会議)に採択され、発表した。