IV族半導体極微細構造形成プロセスに関する研究

点击翻译按钮获取中文摘要

本研究では、原子層成長・エッチング法をはじめとするラングミュア吸着・反応の制御プロセス技術を駆使して、IV族半導体極微細デバイスの製作プロセス技術を確立し、それによりSi系デバイスの微細化限界を実験的に追求し、新しい原理に基づくSiデバイス創生の指針を得ることを目的としている。本年度は、3年計画の第2年度として、前年度の改造整備を進めた原子制御プロセス装置の各種プロセス条件出しと安定化を進めると同時に、Si-Ge-C-N系の原子層成長、表面処理、並びに原子層エッチングを進め、また、SiGe低温選択エピタキシャル成長における高濃度ド-ピングとその極微細デバイスへの応用の研究を中心に行った。原子層成長や表面処理の研究では、フッ酸処理やpreheat法によりSi及びGe表面の水素終端を制御してSiH_4、GeH_4等の単分子吸着層の形成を図った。また、NH_3による400℃での一原子層熱窒化過程が、Si表面にNH_3のLangmuir型吸着脱離平衡層が形成されその層からの反応としてよく記述されること、CH_4による500〜600℃でのSi表面一原子層炭化過程が、Si表面に入射するCH_4分子数に比例したLangmuir型吸着・反応でよく記述されることを明らかにした。また、原子層エッチングの研究では、塩素の吸着と低エネルギーAr^+イオン照射を交互に行うことにより、SiやGeに引き続いてSiGeの自己制限型原子層エッチングが可能であることを実証し、Si窒化膜の役割分担型原子層エッチングの可能性を見い出した。極微細デバイス製作プロセスの研究では、MOSFETの極浅ソース・ドレイン層形成のためのSiGe混晶選択エピタキシャル成長層への高濃度不純物ド-ピング過程について定式化を行った。