权益分类	功能权益	普通用户	{{item.name}}会员
{{category.name}}	{{benefitItem.name}}

超伝導単一磁束量子回路向け新機軸算術演算回路とその設計自動化の探求

超导单通量量子电路创新算术运算电路及其设计自动化探索

基本信息

批准号：
22K11961
负责人：
鬼頭信貴
金额：
$ 2.66万
依托单位：
Chukyo University
依托单位国家：
日本
项目类别：
Grant-in-Aid for Scientific Research (C)
财政年份：
2022
资助国家：
日本
起止时间：
2022-04-01 至 2025-03-31
项目状态：
未结题

来源：
https://kaken.nii.ac.jp/grant/KAKENHI-PROJECT-22K11961/
关键词：
単一磁束量子回路算術演算回路設計自動化超伝導回路

项目摘要

本研究は超高速かつ省エネルギな論理回路を設計可能なデバイスである超伝導単一磁束量子(RSFQ)回路を対象として、その性質を活用した新機軸の算術演算回路の開発と、RSFQ回路の自動設計手法の開発を目的とする。RSFQ回路が電圧パルスを用いる性質を新機軸の演算手法にくみあわせることでコンパクトかつ高性能な回路の実現を目指す。本年度は以下の2点に関して研究を進めた。1. 確率を用いて計算を行う手法であるストカスティックコンピューティングをRSFQ回路で実現するにあたり、計算クロックサイクル数を削減するための部分多重化手法を提案し、国際会議発表を行った。ストカスティックコンピューティングでは回路を小さく設計できるメリットがあるが、一方で演算サイクル数が大きくなる問題がある。超高速なRSFQ回路で半導体回路より一桁以上高いクロック周波数で動作させることで緩和できるが、さらに回路を多重化することで高速な演算手法とすることが期待できる。提案手法では多項式の計算回路を対象とし、多重化部分を論理ゲート一つで実現する。2. RSFQ回路の論理合成における回路ステージ数を考慮したテクノロジマッピング手法を提案した。RSFQ回路では各論理ゲートはクロック信号に同期して動作する。半導体と同様のゼロスキュークロッキングを想定する場合、各論理ゲートはパイプラインステージとして動作する。このため、回路内の再収斂する経路では段数が揃うように記憶素子の挿入が必要になる。提案手法ではクロック信号なしで動作するクロックレスゲートを導入することで記憶素子の数・クロックトゲートの数を削減する。提案手法は査読付き学術論文として掲載された。

This study aims at the development of an algorithm loop for ultra-high speed transmission and the development of an automatic design method for RSFQ circuits. RSFQ circuit for voltage distribution, properties, new shaft algorithm, and implementation of high performance circuits This year, the following two points are related to the research progress. 1. The method of calculating the accuracy of the RSFQ loop is proposed. The design of the loop is small, and the calculation of the loop is large. Ultra-high-speed RSFQ circuits are semiconductor circuits with more than one stringer, and the number of cycles is reduced, and the circuits are multiplexed. The proposed method is to calculate the image of the polynomial loop, and the multiplexed part is to realize the logical result. 2. RSFQ loop logic synthesis method to consider the number of loop The RSFQ loop operates simultaneously with each logic signal. When semiconductor is in the same state, each logic must act accordingly. The number of segments in the loop and the number of segments in the loop are necessary for the insertion of memory elements. The proposed method is to reduce the number of memory elements by introducing the number of memory elements into the signal The proposal method is to examine the academic papers and disclose them.