权益分类	功能权益	普通用户	{{item.name}}会员
{{category.name}}	{{benefitItem.name}}

Ultra-small sparse matrix serial computation mechanism with memory transpose

带内存转置的超小型稀疏矩阵串行计算机制

基本信息

批准号：
22K19775
负责人：
中島康彦
金额：
$ 3.66万
依托单位：
Nara Institute of Science and Technology
依托单位国家：
日本
项目类别：
Grant-in-Aid for Challenging Research (Exploratory)
财政年份：
2022
资助国家：
日本
起止时间：
2022-06-30 至 2024-03-31
项目状态：
已结题

来源：
https://kaken.nii.ac.jp/grant/KAKENHI-PROJECT-22K19775/
关键词：
シリアル演算機構離散行列確率的計算超小型

项目摘要

当初目的は「安定性と拡張性に優れたデジタル回路を利用しつつ、１つのビットラインに１組のデータを記憶させる手法を軸に、アドレス情報を付加した離散行列間の近似演算を高効率に実行する最適なアーキテクチャを探索し、キャッシュメモリに依存しない未踏の主記憶転置型・超小型離散行列シリアル演算機構を実現すること」であった。また、研究内容は「【１】データ表現方法：ビットシリアル表現は、演算時間が長くなる欠点があるものの、主記憶遅延に比べれば問題にならない。後述する主記憶利用方法と組み合わせて、膨大な数のデータを一度に参照できる利点を生かす。【２】主記憶利用方法：本研究では、１つのデータを同一ワード線ではなく、同一ビット線上に格納することで、一度に参照可能なデータ数をビット線と同数に増やす。また、ビットシリアル表現全体の参照に複数ワード線を連続使用し、ビットシリアル長を可変とするとともに、演算器インタフェースからパラレル－シリアル変換を削除する。非ゼロ要素のみを格納すればよく、ポインタを辿る操作も不要であるため、主記憶の容量とスループットを最大限利用できる。【３】近似計算方法：ビットシリアル表現に対する乗除算は、単純なクロックゲーティングにより、前述のBの位置を前後に移動させる近似計算とすることで超軽量化し、加算には、多入力ビットシリアル加算器を用いることで厳密計算の維持と軽量・高速化を図る。」であった。以上の計画に対し、主記憶構造自体は改変せず、確率的再構成可能デジタルアクセラレータ Multi-grained Reconfigurable Array（MGRA）別名DiaNet4を従来型メモリに接続することで、同等機能実現の目途が立った。離散行列を圧縮した入力データをDiaNet4の各PEに流し込み、被乗数は各PEのレジスタに保存し、2分木構造で大規模積和演算を行う方式に変更した。

The purpose of this paper is to explore the stability and high tension of the data loop, to explore the optimal use of the data loop. The content of the study is "[1] Data performance method: data performance, calculation time, time delay, main memory delay, etc." The main memory utilization method described later is to combine and expand the number of data points. [2] Main memory utilization method: In this study, the number of possible references on the same line is increased. The number of lines used in connection with all references to the performance of the system can be changed from one to another, and the number of lines removed from the system can be changed from one to another. Non-essential elements of memory are not available, and the capacity of the main memory is not available. [3] Approximation calculation method: calculation of division, pure calculation, movement of the position of B forward and backward, approximation calculation of superquantization, addition, multi-input calculation, maintenance of dense calculation, high speed.であった。The main memory structure of the above project can be reconstructed by self-correction and accuracy. The alias of DiaNet4 is to realize the purpose of equivalent function. The discrete matrix is compressed and the input force is adjusted according to the mode of operation of each PE of DiaNet4.