分散共有メモリ型マルチプロセッサ上の高性能マルチスレッド機構

点击翻译按钮获取中文摘要

マルチプロセッサシステム上のオペレーティングシステムが提供するマルチスレッド機構は、計算機上で進行する複数の計算過程(スレッド)を管理する機構である。本研究は、分散共有メモリ型マルチプロセッサの性質を意識した高性能マルチスレッド機構を設計、実現することを目的として行なった。本研究では主に、・スレッドスケジューリングとスレッド間通信の協調動作による性能向上・スレッドスケジューリングと分散共有メモリの協調動作による性能向上・スレッドを意識したハードウェア的な分散共有メモリ機構によるスレッドの性能向上の3点について研究した。第1のスレッド間通信との協調動作では、複数のプロセスが大規模なデータ構造を分散共有メモリ上で共有する場合に問題となる通信遅延の問題を解決した。スレッドスケジューリングによって、通信遅延を大幅に(場合によっては20msec程度あった遅延が数10μsecに)削減できるという知見を得、この結果を〔1〕および〔2〕で発表した。また、この結果は現在情報処理学会論文誌に投稿中である。第2点では、分散共有メモリをユーザがカスタマイズ可能にすることによる、分散共有メモリの一貫性制御プロトコルの管理をスレッド管理と独立に行なう場合に比べて、メッセージ通信量が抑えられ、アプリケーションによっては実行効率を3.6倍以上にできることが分かった。この結果は〔3〕、〔4〕、〔5〕で発表した。第3のスレッドを意識したハードウェア的な分散共有メモリ機構の導入では、複数のプロセスによって共有される分散共有メモリをどのように保護するかが問題となることがわかった。この問題は分散共有メモリのアドレス変換機構を保護機構と統一的に扱うことによって解決できた。この結果〔6〕、〔7〕、〔8〕で発表した。