光結合3次元連想メモリを用いるニューロコンピュータの研究

使用光耦合3D联想存储器的神经计算机研究

• 批准号: 06858034
• 负责人: 相原 玲二
• 金额: $ 0.51万
• 依托单位: Hiroshima University
• 依托单位国家: 日本
• 项目类别: Grant-in-Aid for Encouragement of Young Scientists (A)
• 财政年份: 1994
• 资助国家: 日本
• 起止时间: 1994 至 无数据
• 项目状态: 已结题
• 来源: https://kaken.nii.ac.jp/grant/KAKENHI-PROJECT-06858034/
• 关键词: ニューラルネットワーク; 3次元集積回路; VLSI設計; デバイスシミュレーション; 並列プロセッサ

本研究ではまず、過去に行なわれた研究である3次元集積回路を用いたホップフィールド型ニューロチップの設計について詳細な検討を行なった。この設計ではグループ連想などを採り入れた4層からなる3次元構造の集積回路を用いており、層間の結合には電気配線を用いることを前提としている。電気配線による3次元集積回路は製造上の困難さなどから問題があり、研究代表者の所属する集積化システム研究センターでは、光結合による層間結合が検討されている。そこで、層間結合に光配線を用いたニューロチップの設計を行なった。今回実現するネットワークとしては上記電気配線によるものと同様ホップフィールド型とした。また、想定する集積回路は4層構造とした。第一層はニューラルネットワークの増幅回路およびフィードバック回路とし、第二層にはフィードバックの大きさ(重み)を記憶するためのメモリ回路とした。このように2層構造にすることで、面積効率が非常によい配置が得られる。さらに、設計した回路の動作を確認するため、回路シミュレータによる評価を行なった。光配線が含まれるため、光結合係数など新しいパラメータを導入してシミュレーションを行なった。その結果、電気・光変換などのオーバヘッドを含めても、通常の2次元集積回路と同様の動作結果が得られた。3次元化によりチップ面積を一定に保った状態で集積度を向上できるため、高性能化が期待できることが判明した。また、上記のデバイスシミュレーションを高速に行なうため専用並列プロセッサの設計、特に設計方法を検討している。さらに、並列プロセッサを想定した、モンテカルロ手法によるデバイスシミュレーションの高速解法アルゴリズムの検討も行なっている。

This study で は ま ず, past に な わ れ た research で あ る three yuan set integrated circuit を with い た ホ ッ プ フ ィ ー ル ド type ニ ュ ー ロ チ ッ プ の design に つ い て detailed な 検 line for を な っ た. こ の design で は グ ル ー プ even think な ど を mining り into れ た 4 layer か ら な る 3 dimensional structure integrated circuit を の set with い て お り, interlayer の combining に 気 は electricity wiring を with い る こ と を premise と し て い る. Electric 気 wiring に よ る 3 dimensional の は integrated circuit manufacturing difficulties さ な ど か ら problem が あ り representatives, research の belongs す る set product change シ ス テ ム research セ ン タ ー で は, light combining に よ る interlayer combination が beg さ 検 れ て い る. Youdaoplaceholder0 を で で, interlayer combined に optical distribution を is designed with を たニュ ロチップ ロチップ ロチップ ロチップ <s:1> <s:1> なった なった を なった なった. Today be back now す る ネ ッ ト ワ ー ク と し て は 気 written electricity wiring に よ る も の と with others ホ ッ プ フ ィ ー ル ド type と し た. Youdaoplaceholder0, determine the する integrator circuit また 4-layer structure と た た. The first layer は ニ ュ ー ラ ル ネ ッ ト ワ ー ク の rights of loop お よ び フ ィ ー ド バ ッ ク loop と し, second に は フ ィ ー ド バ ッ ク の big き さ (heavy み) memory を す る た め の メ モ リ loop と し た. The <s:1> ように two-layer structure にする とで とで and the area efficiency が very によ によ configuration が られる. さ ら に, design し た loop の action を confirm す る た め, loop シ ミ ュ レ ー タ に よ る review 価 を line な っ た. Contains light wiring が ま れ る た め, light combination coefficient な ど new し い パ ラ メ ー タ を import し て シ ミ ュ レ ー シ ョ ン を line な っ た. そ の result, electric 気 light - change な ど の オ ー バ ヘ ッ ド を containing め て も, 2 dimensional set integrated circuit usually の と with others の action results ら が れ た. Three dimensional change に よ り チ ッ プ area を certain に protect っ を た state で set product degrees upward で き る た め, high-performance が expect で き る こ と が.at し た. ま た, written の デ バ イ ス シ ミ ュ レ ー シ ョ ン を high-speed line に な う た め 専 with parallel プ ロ セ ッ サ の design, design method of に を beg し 検 て い る. さ ら に, tied for プ ロ セ ッ サ を scenarios し た, モ ン テ カ ル ロ gimmick に よ る デ バ イ ス シ ミ ュ レ ー シ ョ ン の high-speed solution ア ル ゴ リ ズ ム の 検 line for も な っ て い る.

项目成果

吉田佳久: "モンテカルロデバイスシミュレーション向け並列プロセッサにおける高速解法アルゴリズム" 電子情報通信学会技術報告. ICD94-114. 25-32 (1994)

Yoshihisa Yoshida：“蒙特卡罗设备模拟并行处理器的快速求解算法”IEICE 技术报告 25-32 (1994)。

黒石範彦: "HDLによる並列モンテカルロデバイスシミュレーション向けプロセッサのトップダウン設計" 電子情報通信学会技術報告. ICD93-194. 9-16 (1994)

Norihiko Kuroishi：“使用 HDL 进行并行蒙特卡罗器件仿真的处理器的自顶向下设计”IEICE 技术报告。