微細フラッシュメモリ型トランジスタにおける電子波干渉と電子相関

我々が提案している微細フラッシュメモリ型トランジスタは、SOIウエハを使用する構造となっている。しかし、現在市場においては、2インチSOIウエハは存在しないため、6インチウエハから2インチウエハを形成する必要がある。昨年度は、微細フラッシュメモリ型トランジスタを広島大学のナノデバイス・システム研究センターにおいて作製するための準備として、直径6インチのSOIウエハから直径2インチのSOIウエハを作製するプロセスを開発した。今年度は、この2インチSOIウエハを用いて、実際に、直列多重接合を持つ単一電子トランジスタを形成し、その低温電気伝導特性の評価・解析を行った。このデバイスは、ソース、ドレイン、ゲート及びクーロン・アイランドが全てSOI基板のトップSi層に存在するインプレーン構造を有し、クーロン・アイランドも高ドープされている。低温においてクーロン・ギャップ及びクーロン振動が観測されており、クーロン・ギャップの大きさ等の解析からこのデバイスの電気伝導特性にはチャージ・ソリトンが影響している事を示唆した。今後、多重接合の数に対する伝導特性の変化等の研究を行うと伴に、本プロセスを基に微細フラッシュメモリ型トランジスタの作製に展開していく。今年度この他に関連研究として、酸化膜2重障壁単電子トランジスタの低温電気特性を評価した。これは、酸化膜を障壁とした場合のクーロンブローケイドの特性という点で研究課題と関連している。ploly-Siドットのサイズを小さくすると、周期的なクーロン振動を示すデバイスが多くなる事が判った。

我々が提案している微細フラッシュメモリ型トランジスタは、SOIウエハを使用する構造となっている。しかし、現在市場においては、2インチSOIウエハは存在しないため、6インチウエハから2インチウエハを形成する必要がある。昨年度は、微細フラッシュメモリ型トランジスタを広島大学のナノデバイス・システム研究センターにおいて作製するための準備として、直径6インチのSOIウエハから直径2インチのSOIウエハを作製するプロセスを開発した。今年度は、この2インチSOIウエハを用いて、実際に、直列多重接合を持つ単一電子トランジスタを形成し、その低温電気伝導特性の評価・解析を行った。このデバイスは、ソース、ドレイン、ゲート及びクーロン・アイランドが全てSOI基板のトップSi層に存在するインプレーン構造を有し、クーロン・アイランドも高ドープされている。低温においてクーロン・ギャップ及びクーロン振動が観測されており、クーロン・ギャップの大きさ等の解析からこのデバイスの電気伝導特性にはチャージ・ソリトンが影響している事を示唆した。今後、多重接合の数に対する伝導特性の変化等の研究を行うと伴に、本プロセスを基に微細フラッシュメモリ型トランジスタの作製に展開していく。今年度この他に関連研究として、酸化膜2重障壁単電子トランジスタの低温電気特性を評価した。これは、酸化膜を障壁とした場合のクーロンブローケイドの特性という点で研究課題と関連している。ploly-Siドットのサイズを小さくすると、周期的なクーロン振動を示すデバイスが多くなる事が判った。