論理設計誤りの自動修正とその応用に関する研究

点击翻译按钮获取中文摘要

スタンダード・セル方式のLSI設計に関して,レイアウト設計後に発生した設計変更要求に対応するために,より広範な設計誤りを修正する手法を提案した。組合せ回路に含まれる設計誤りを自動的に修正する論理診断を,設計変更要求発生時の回路修正に応用する際には,修正可能な設計誤りの個数(多重度)の向上が望まれる。論理診断では,回路中に含まれる設計誤りの個数は,素子数に対して極めて小さいと想定できる。そのため,従来の論理診断手法では,現実的な処理時間で扱える設計誤りは3,4個であった。一方で,設計変更要求に対しては,修正規模の想定は困難であり,大規模な修正が必要となることも考えられる。そこで,多様な設計変更に対応するため,i)部分回路修正の繰り返しにより修正可能な多重度を向上させる手法ii)付加回路の導入と論理合成に基づき修正規模を向上させる手法という二つの手法を提案した。i)については,回路を部分回路に分割して扱うことで,回路全体に含まれる設計誤りの個数mよりも小さな多重度kによる修正を繰り返し試みることで回路を修正する。一度に扱う素子数を低く抑えることにより,高い多重度への対応を可能とする。最大10個の変更を施した回路例に対する実験の結果,8個の設計誤りを含む回路例の94.3%,10個の設計誤りを含む回路例の75.7%に対して,修正可能であることを確認した。次にii)に関して,設計変更要求を考慮する場合,素子の追加を考慮しなければならない変更には対応できない点が問題となる。そこで,付加回路を導入することで回路を修正する手法を提案する。具体的には,付加回路の挿入箇所と機能を求めた後,付加回路に対する論理合成を行うことで回路を修正する。実験では,ブール再代入と呼ばれる技法を用いて既存回路の信号線を再利用することで,付加回路の規模の削減できることを確認した。