VLSIレイアウト問題に対する近似アルゴリズムの応用

点击翻译按钮获取中文摘要

バンド幅問題に対する近似アルゴリズムの実装及び評価に関する実績バンド幅問題をVLSI設計に関連付けて説明すると,例えば,幾つかの素子が配線で結ばれていて,それらの素子を1次元に並べるとき,素子間の最大の配線長が最小となるような並びを見つける問題である.バンド幅問題は古くから研究されていて,最適解を求めることはNP困難であることが知られている.また,Cuthill-McKee法や改良逆Cuthill-McKee法などの幾つかの発見的手法が提案されている.しかしそれら全てにおいて,解の精度(すなわち近似率)の正確な解析はされておらず,実験的な評価のみである.これに対し,1998年にFeigeが従来と全く異なる手法(Volume Respecting Embedding法)を用いたバンド幅問題のPOLYLOG近似のアルゴリズムを発表した.Feigeのアルゴリズムで特筆すべき点は,従来無し得なかった近似率の解析を初めて行ったことである.本研究では,バンド幅問題に対し,良く知られていて比較的実装が簡単なCuthill-McKee法とFeigeのアルゴリズムを実装し,両者の比較を行った.これにより,Feigeのアルゴリズムの有効性やFeigeが指摘しているパラメータの値と実験から得られた最適パラメータの値に大きな開きがあることなどが明らかになった.