シリコンナノ構造中の物理現象を利用した新機能素子の開発

利用硅纳米结构中的物理现象开发新的功能器件

• 批准号: 02J08691
• 负责人: 齋藤 真澄
• 金额: $ 1.92万
• 依托单位: The University of Tokyo
• 依托单位国家: 日本
• 项目类别: Grant-in-Aid for JSPS Fellows
• 财政年份: 2002
• 资助国家: 日本
• 起止时间: 2002 至 2004
• 项目状态: 已结题
• 来源: https://kaken.nii.ac.jp/grant/KAKENHI-PROJECT-02J08691/
• 关键词: 単電子トランジスタ; 単正孔トランジスタ; 室温動作; クーロンブロッケード振動; 負性微分コンダクタンス; スタティックメモリ; パターンマッチング; アナログ回路; シリコン量子ドット; 量子準位間隔; 単電子トランジスタ論理; トンネル障壁

本研究では、将来の超低消費電力・超高集積回路の重要な基本要素となることが予想されるシリコン単電子トランジスタ(SET)に関する研究を主要課題としているが、最終年度の研究目的として「室温動作シリコンSETを用い集積回路の実現」を掲げていた。今年度得られた主な成果は次の2つである。1.単正孔トランジスタの負性微分コンダクタンスを用いたスタティックメモリの室温実証本研究では昨年度までに、室温で巨大なクーロンブロッケード振動を示す単正孔トランジスタ(SHT)の作製に成功し、作製した室温動作SHTにおいて、ドット中の巨大な量子準位間隔に起因する負性微分コンダクタンス(NDC)を室温で明瞭に観測した。今年度はその観測したNDCを用いたSHTスタティックメモリ回路を提案した。1チップ上に作製したSHTとp型MOSFETを直列に接続し、SHTのNDCに起因するヒステリシス特性、すなわちメモリ動作を室温で実証した。2.集積単正孔トランジスタ回路を用いたアナログパターンマッチングの提案及び室温動作実証これまでのディジタル論理回路の枠組みを超えたSHTの新しい応用として、アナログパターンマッチング回路を提案した。SHTが示すベル型形状のクーロン振動を用いると、2つのデータ間の距離の計算をたった1つのSHTで実現することができ、極めてコンパクトなパターンマッチング回路の実装が可能である。実際に1チップ上に作製した3つの室温動作SHTを用い、それぞれのSHTのクーロン振動ピーク位置・電流を適切に制御することで、3成分ベクトル間の距離計算(パターンマッチングの基本動作)を実証した。

This study is aimed at revealing the main research topics related to the future ultra-low power consumption and ultra-high concentration circuits, including the realization of concentration circuits in SET applications operating at room temperature. This year's main achievements are two times. 1. The negative differential equation of the single positive pore size (SHT) was successfully tested at room temperature and room temperature. The negative differential equation of the single positive pore size (NDC) was successfully tested at room temperature and room temperature. This year's test is NDC. 1. The operation of SHT in series, the characteristics of SHT in NDC, and the operation of SHT at room temperature 2. The design of the integrated circuit is based on the design of the circuit and the operation of the circuit. SHT is used to calculate the distance between the shapes of the two types of vibration. In practice, the calculation of the distance between the three components (basic operation) of SHT at room temperature is realized by controlling the position and current of SHT at room temperature.

项目成果

Masumi Saitoh, Tasuku Murakami, Toshiro Hiramoto: "Large Coulomb Blockade Oscillations at Room Temperature in Ultra-Narrow Wire Channel MOSFETs Formed by Slight Oxidation Process."IEEE Transactions on Nanotechnology. Vol.2, No.4. 241-245 (2003)

Masumi Saitoh、Tasuku Murakami、Toshiro Hiramoto：“轻微氧化过程形成的超窄线通道 MOSFET 中室温下的大库仑封锁振荡。”IEEE 纳米技术汇刊。

Room-temperature demonstration of low-voltage and tunable static memory based on negative differential conductance in silicon single-electron transistors

• DOI: 10.1063/1.1839643
• 发表时间: 2004-12
• 期刊: Applied Physics Letters
• 影响因子: 4
• 作者: M. Saitoh;H. Harata;T. Hiramoto

Masumi Saitoh, Hideaki Majima, Toshiro Hiramoto: "Tunneling barrier structures in room-temperature operating silicon single-electron and single-hole transistors"Japanese Journal of Applied Physics. Vol.42,No.4B. 2426-2428 (2003)

Masumi Saitoh、Hideaki Majima、Toshiro Hiramoto：“室温操作硅单电子和单孔晶体管中的隧道势垒结构”日本应用物理学杂志。

齋藤真澄: "Observation of current staircase due to large quantum level spacing in a silicon single-electron transistor with low parasitic series resistance"Journal of Applied Physics. Vol.91, No.10. 6725 (2002)

Masumi Saito：“低寄生串联电阻的硅单电子晶体管中大量子能级间距导致的电流阶梯的观察”应用物理学杂志，第 91 卷，第 6725 期（2002 年）。

齋藤真澄: "Tunneling barrier structures in room-temperature operating silicon single-electron and single-hole transistors"Japanese Journal of Applied Physics. Vol.42, No.4B(未定). (2003)

Masumi Saito：“室温工作硅单电子和单孔晶体管中的隧道势垒结构”，日本应用物理学杂志，第 42 卷，第 4B 期（TBA）。