強誘電体デバイスに基づく低電力ロジックインメモリVLSIの構成

基于铁电器件的低功耗内存逻辑VLSI的配置

• 批准号: 02J10707
• 负责人: 木村 啓明
• 金额: $ 0.96万
• 依托单位: Tohoku University
• 依托单位国家: 日本
• 项目类别: Grant-in-Aid for JSPS Fellows
• 财政年份: 2002
• 资助国家: 日本
• 起止时间: 2002 至 2003
• 项目状态: 已结题
• 来源: https://kaken.nii.ac.jp/grant/KAKENHI-PROJECT-02J10707/
• 关键词: 強誘電体デバイス; ロジックインメモリVLSI; 機能パスゲート; 低消費電力; 細粒度並列処理; ダイナミック論理; ゲートレベルパイプライン; 連想メモリ

モバイル機器などを中心に重要性が年々増加する低電カシステムLSIの実現においては,配線の微細化に伴う演算器-メモリ間の配線電力,デバイスの微細化に伴うリーク電力(静的消費電力)の増加が大きな問題となっており,これらを解決する新アーキテクチャ・回路技術が必須である。本研究では,従来メモリ素子として用いられてきた強誘電体デバイスを活用して演算機能を実現し,電源供給なしで記憶が保持できる不揮発性記憶機能と演算機能をコンパクトに一体化したロジックインメモリVLSIを提案することにより,1.演算回路内に記憶機能を分散した一体化構造による配線量削減→配線電力削減2.記憶データを保持しつつ演算器・メモリを同時の電力制御が可能→リーク電力削減等の効果から,低電力・コンパクトな細粒度超並列構造を構成可能とした.さらに,その応用例として,ゲートレベルパイプライン乗算器および連想メモリを構成し,従来の構成法と比較して回路面積および消費電力を大幅に削減可能であることを定量的に評価した.この成果は,低消費電力アーキテクチャのみならず大規模順序回路VLSIプロセッサ制御順序回路などのコンパクト化にきわめて有用であり,次世代携帯機器などに組み込まれるマルチメディア応用プロセッサやFPGAの大幅な高性能化が期待できる.以上の研究成果は新聞等で独創的な研究として紹介されており,また,世界最先端回路技術の発表の場として権威ある国際学会「国際固体回路学会(ISSCC)」や「VLSI回路シンポジウム」に採録されるなど,その有効性は日本の独創的研究として国際的に認知されつつある.また,最新のエレクトロニクス製品の中でその成果が過去1年間を通じて最も顕著であったLSI製品および技術に与えられるLSIデザイン・オブ・ザ・イヤーを大学で初めて受賞し,国内においても次世代高性能VLSIの要素技術として注目を集めている.

The importance of low power consumption LSI is increasing year by year, and the miniaturization of wiring is accompanied by the increase of distribution power between computers. The miniaturization of wiring is accompanied by the increase of power (static consumption power). The problem of large power consumption is solved. The circuit technology must be solved. In this study, we propose to integrate VLSI into a whole system, including the realization of the computation function of the ferroelectric element, the memory retention function of the power supply, and the non-volatile memory function. 1. Memory function in the calculation loop is decentralized and integrated structure is possible to reduce wiring quantity → wiring power reduction 2. Memory function is maintained and algorithm is possible to reduce power simultaneously, low power is possible to reduce power, fine grain super parallel structure is possible to constitute. In addition, there are many ways to reduce the possibility of a significant reduction in circuit area and power consumption. The results show that the low power consumption of large scale sequential loop VLSI solutions is expected to greatly improve the performance of FPGA in the next generation of portable machines. The above research results are original research and introduction, and the development field of the world's most advanced circuit technology has been recognized by the International Society for Solid State Circuits (ISSCC) and the VLSI Circuit Research Institute. In the past year, the latest LSI products have been widely used in China, and the latest LSI products have been widely used in China.

项目成果

H.Kimura: "Multiple-Valued Logic-in-Memory VLSI Based on Ferroelectric Capacitor Storage and Charge Addition"Proc. 32nd IEEE Int. Symp. Multiple-Valued Logic(ISMVL). 32. 161-166 (2002)

H.Kimura：“基于铁电电容器存储和电荷添加的多值逻辑内存VLSI”Proc。

木村 啓明: "不揮発性デバイスを用いたロジックインメモリVLSIの構成"電子情報通信学会 技術報告. (発表予定). (2003)

Hiroaki Kimura：“使用非易失性器件配置内存逻辑 VLSI”IEICE 技术报告（计划演示）。

H.Kimura: "Complementary Ferroelectric-Capacitor Logic and Its Application"IEEE Int. Solid-State Circuits Conf.(ISSCC)Dig. Tech. Papers. 46. 160-161 (2003)

H.Kimura：“互补铁电电容器逻辑及其应用”IEEE Int。

H.Kimura: "VLSI System Based on Ferroelectric Logic-in-Memory Architecture"Proc. Int. Symp. New Paradigm Computing. 60-65 (2002)

H.Kimura：“基于铁电内存逻辑架构的VLSI系统”Proc。

Y.Fujimori: "Ferroelectric Non-volatile Logic Devices"Proc. 15th Int. Symp. Integrated Ferroelectrics. (to be published). (2003)

Y.Fujimori：“铁电非易失性逻辑器件”Proc。