システムLSI向け低電力メモリアーキテクチャおよび設計支援技術の開発

点击翻译按钮获取中文摘要

集積回路の低電圧化にともない,低い閾値電圧が主流となりサブスレッショルドリーク電流の増加が重大な問題となってきている.一方,プロセッサベースのシステムではCPUの高速化に合わせてメモリの高速化が強く求められている.本研究では,スタティックメモリの高速化とリーク電流の削減を目的とした閾値電圧の静的スケジューリング手法を開発した.CMOSで構成されるSRAMの読み出し時間は閾値電圧にほぼ比例し,サブスレッショルドリーク電流は閾値電圧の指数に反比例する.従ってSRAMブロックがCPUなどのロジックブロックと同等の低い閾値電圧を使用するとリーク電流が膨大になる.逆に高い閾値電圧を使用するとCPUの一サイクル内にデータを読み出すことが難しくなる.申請者は,メモリの閾値電圧を部分的にかつ動的に変更することによりメモリの平均アクセス時間をほとんど増加させること無くリーク電流を大幅に削減する手法を提案した.閾値電圧を変更するために基板電位を動的に変更できるデバイスを対象としている.論理的に分割されたメモリのサブブロックに対し2種類の閾値電圧のうち何れかを割当てることにより高速アクセスまたは低リーク電流を選択する.本手法の特徴は,低い閾値電圧を使用するアドレス領域とそのサイズを動的に変更することである.メモリアクセスが局所的な時には,予測したごく一部のアドレスのみに低い閾値電圧を割当て,アクセスが分散している時には比較的多くのアドレスに低い閾値を割当てることにより高速アクセスかつ低リーク電流を実現する.平成14年度は,メモリのアクセス履歴情報から将来のメモリアクセスを予測し,各サブブロックに対する閾値電圧のスケジュールを静的に決定する設計最適化手法を確立した.研究成果は国内外の研究会で発表した.本研究のまとめとして情報処理学会の論文誌に投稿した論文は採録が決定し平成15年5月の論文誌に掲載予定である。