システムLSI向け低電力メモリアーキテクチャおよび設計支援技術の開発

低功耗存储器架构开发及系统LSI设计支持技术

• 批准号: 13750300
• 负责人: 石原 亨
• 金额: $ 0.96万
• 依托单位: The University of Tokyo
• 依托单位国家: 日本
• 项目类别: Grant-in-Aid for Young Scientists (B)
• 财政年份: 2001
• 资助国家: 日本
• 起止时间: 2001 至 2002
• 项目状态: 已结题
• 来源: https://kaken.nii.ac.jp/grant/KAKENHI-PROJECT-13750300/
• 关键词: メモリ; 低消費電力設計; HW; SWコデザイン; ディープサブミクロン; 閾値電圧; リーク電流

集積回路の低電圧化にともない,低い閾値電圧が主流となりサブスレッショルドリーク電流の増加が重大な問題となってきている.一方,プロセッサベースのシステムではCPUの高速化に合わせてメモリの高速化が強く求められている.本研究では,スタティックメモリの高速化とリーク電流の削減を目的とした閾値電圧の静的スケジューリング手法を開発した.CMOSで構成されるSRAMの読み出し時間は閾値電圧にほぼ比例し,サブスレッショルドリーク電流は閾値電圧の指数に反比例する.従ってSRAMブロックがCPUなどのロジックブロックと同等の低い閾値電圧を使用するとリーク電流が膨大になる.逆に高い閾値電圧を使用するとCPUの一サイクル内にデータを読み出すことが難しくなる.申請者は,メモリの閾値電圧を部分的にかつ動的に変更することによりメモリの平均アクセス時間をほとんど増加させること無くリーク電流を大幅に削減する手法を提案した.閾値電圧を変更するために基板電位を動的に変更できるデバイスを対象としている.論理的に分割されたメモリのサブブロックに対し2種類の閾値電圧のうち何れかを割当てることにより高速アクセスまたは低リーク電流を選択する.本手法の特徴は,低い閾値電圧を使用するアドレス領域とそのサイズを動的に変更することである.メモリアクセスが局所的な時には,予測したごく一部のアドレスのみに低い閾値電圧を割当て,アクセスが分散している時には比較的多くのアドレスに低い閾値を割当てることにより高速アクセスかつ低リーク電流を実現する.平成14年度は,メモリのアクセス履歴情報から将来のメモリアクセスを予測し,各サブブロックに対する閾値電圧のスケジュールを静的に決定する設計最適化手法を確立した.研究成果は国内外の研究会で発表した.本研究のまとめとして情報処理学会の論文誌に投稿した論文は採録が決定し平成15年5月の論文誌に掲載予定である。

The low voltage of the integrated circuit is a major problem, and the increase of the low threshold voltage and the main current is a major problem. On the other hand, the system of the server is designed to speed up the CPU, and the system of the server is designed to speed up the CPU. In this study, we developed a new method for increasing the speed of SRAM and reducing the current to the threshold voltage.CMOS is composed of SRAM and SRAM. The ratio of SRAM output time to threshold voltage is inverse to the ratio of SRAM output time to threshold voltage exponent. The SRAM circuit increases the CPU's current by increasing the threshold voltage of the SRAM circuit. High threshold voltage is used in the CPU. The applicant proposes a method for reducing the threshold current by a large amount by changing the threshold voltage and increasing the average access time. The threshold voltage is changed. The substrate potential is changed. The logic is divided into two categories: the threshold voltage is divided into two categories: the threshold voltage is divided into two categories This method is characterized by the use of low threshold voltages in the field of motion. When the data is distributed, the low threshold voltage is reduced. When the data is distributed, the low threshold voltage is reduced. When the data is distributed, the low threshold voltage is reduced. When the data is distributed, the high speed is reduced. In 2014, the design optimization method was established for the determination of the threshold voltage and the static state of each node. The results of the research are presented to the international and domestic research conferences. This study was published in the journal of the Information Processing Society in May 2005.

项目成果

Takanori Okuma, Tohru Ishihara, Hiroto Yasuura: "Software Energy Reduction Techniques for Variable Voltage Processesors"IEEE Design & Test of Computer. Vol.18, No.2. 31-41 (2001)

Takanori Okuma、Tohru Ishihara、Hiroto Yasuura：“可变电压处理器的软件节能技术”IEEE Design

石原 亨, 浅田 邦博: "オンチップメモリの高速化と低スタンバイリークを実現する閾値電圧の静的スケジューリング手法"情報処理学会論文誌. 44巻・5号. (2003)

Toru Ishihara、Kunihiro Asada：“实现高速片上存储器和低待机泄漏的静态阈值电压调度方法”，日本信息处理学会杂志，第 44 卷，第 5 期（2003 年）。

Tohru Ishihara, Kunihiro Asada: "A System Level Optimization Technique for Application Specific Low Power Memories"IEICE Trans. on Fundamentals of Electoronics, Communications and Computer Sciences. Vol.E84-A. 2755-2761 (2001)

Tohru Ishihara、Kunihiro Asada：“针对特定应用低功耗存储器的系统级优化技术”IEICE Trans。

室山 真徳, 石原 亨, 兵頭 章彦, 安浦 寛人: "入力信号パターンを考慮した低電力算術演算回路の設計手法"情報処理学会論文誌. 42巻・4号. 1007-1015 (2001)

Masanori Muroyama、Toru Ishihara、Akihiko Hyodo、Hiroto Yasuura：“考虑输入信号模式的低功耗算术运算电路的设计方法”，日本信息处理学会会刊，第 42 卷，第 4 期。1007-1015（2001 年）。