超微細LSIにおける遅延変動要因を考慮した静的遅延解析手法の開発

電源線ノイズを考慮した静的遅延解析法の研究を行った。各論理ゲートごとに供給される電源電位が異なる場合に、効率的にゲート遅延計算が行える手法を考案した。入力波形の電位と論理ゲートに供給されている電源電位をそろえる手法を用いることで、変数が少ないゲート遅延モデルを利用することができるようになった。このとき、出力波形が変化しないように電位変換前後での電流比から容量を調節する。実験により、精度よく遅延計算が可能であることを確認した。配線のRLC抽出に用いる周波数について研究を行った。周波数が高くなると表皮効果などの影響により、配線特性は周波数依存性を持つ。周波数依存性のある配線特性を単一周波数でモデル化するためには、信号伝播特性に支配的な影響を与える抽出周波数を適切に選ばなくてはならない。本研究では、配線長から抽出周波数を決定する手法を提案した。提案する代表周波数を用いて配線をモデル化することで、様々な配線構造と入力パルスに対して精度の高い波形の再現が可能であることを実験的に確認した。タイミング解析における等価ゲート入力波形について検討を行った。一般的にゲート入力波形の形状は2つの基準電圧を通過する時刻差で表し、信号到着時刻は電源電圧の50%点を通過する時刻としている。しかしこの従来法ではクロストーク、抵抗性容量遮蔽効果、インダクタンスなどのVDSMプロセスにおいて発生する諸問題に対処することができない。そこで50%点を通過する時刻にとらわれずに等価波形を求め、伝播させる遅延計算法を考察した。本手法によりVDSM問題に起因する遅延誤差を大幅に改善することができる。

電源線ノイズを考慮した静的遅延解析法の研究を行った。各論理ゲートごとに供給される電源電位が異なる場合に、効率的にゲート遅延計算が行える手法を考案した。入力波形の電位と論理ゲートに供給されている電源電位をそろえる手法を用いることで、変数が少ないゲート遅延モデルを利用することができるようになった。このとき、出力波形が変化しないように電位変換前後での電流比から容量を調節する。実験により、精度よく遅延計算が可能であることを確認した。配線のRLC抽出に用いる周波数について研究を行った。周波数が高くなると表皮効果などの影響により、配線特性は周波数依存性を持つ。周波数依存性のある配線特性を単一周波数でモデル化するためには、信号伝播特性に支配的な影響を与える抽出周波数を適切に選ばなくてはならない。本研究では、配線長から抽出周波数を決定する手法を提案した。提案する代表周波数を用いて配線をモデル化することで、様々な配線構造と入力パルスに対して精度の高い波形の再現が可能であることを実験的に確認した。タイミング解析における等価ゲート入力波形について検討を行った。一般的にゲート入力波形の形状は2つの基準電圧を通過する時刻差で表し、信号到着時刻は電源電圧の50%点を通過する時刻としている。しかしこの従来法ではクロストーク、抵抗性容量遮蔽効果、インダクタンスなどのVDSMプロセスにおいて発生する諸問題に対処することができない。そこで50%点を通過する時刻にとらわれずに等価波形を求め、伝播させる遅延計算法を考察した。本手法によりVDSM問題に起因する遅延誤差を大幅に改善することができる。