インダクタンス結合無線超配線によるLSIチップ間広帯域通信

インダクタンス結合無線超配線の低消費電力化技術を研究した.送受信回路の消費電力をモデリングし,低消費電力化のために有効な設計パラメータを明らかにすることができた.送信回路では,送信パルスを短パルス化することが有効な低消費電力化の手段であることが分かった.また受信回路では,充放電電力が支配的となり,半導体製造プロセスの微細化が有効な低消費電力化の手段であることが分かった.これらの有効性を評価するために,実証チップを設計,試作した,送信回路に短パルス発生回路を搭載し,パルス幅を60psまで短縮することによって,送信回路の消費電力を従来の1/20に低減することに成功した.また,半導体製造プロセスには90nmCMOSプロセスを採用し,プロセスの微細化により受信回路の消費電力を従来の1/20に低減することに成功した.この研究成果は,IEEE JSSC43巻1号にて発表した.また,本年度は特別研究員としての最終年度にあたり,これまでの研究で得られた知見や成果を体系的にまとめ,Book Chapter「Capacitive and Inductive-Coupling I/Os for 3D Chips」を執筆した.このBook Chapterで,研究の背景と他の競合技術に対するインダクタンス結合無線超配線の利点と欠点について論じ,インダクタンス結合無線超配線の回路と電磁界の統合最適化理論(第1年度の研究成果)についてまとめ,インダクタンス結合無線超配線の高密度配列技術(第1,2年度の研究成果)と低消費電力化技術(第2,3年度の研究成果)を述べた.このBook Chapterは,米Georgia Institute of TechnologyのJ. D. Meindl教授が編集し,Artech Houseより発行される図書「Input/Output Interconnect Networks for Gigascale Systems」の第15章として掲載される予定である.

インダクタンス結合無線超配線の低消費電力化技術を研究した.送受信回路の消費電力をモデリングし,低消費電力化のために有効な設計パラメータを明らかにすることができた.送信回路では,送信パルスを短パルス化することが有効な低消費電力化の手段であることが分かった.また受信回路では,充放電電力が支配的となり,半導体製造プロセスの微細化が有効な低消費電力化の手段であることが分かった.これらの有効性を評価するために,実証チップを設計,試作した,送信回路に短パルス発生回路を搭載し,パルス幅を60psまで短縮することによって,送信回路の消費電力を従来の1/20に低減することに成功した.また,半導体製造プロセスには90nmCMOSプロセスを採用し,プロセスの微細化により受信回路の消費電力を従来の1/20に低減することに成功した.この研究成果は,IEEE JSSC43巻1号にて発表した.また,本年度は特別研究員としての最終年度にあたり,これまでの研究で得られた知見や成果を体系的にまとめ,Book Chapter「Capacitive and Inductive-Coupling I/Os for 3D Chips」を執筆した.このBook Chapterで,研究の背景と他の競合技術に対するインダクタンス結合無線超配線の利点と欠点について論じ,インダクタンス結合無線超配線の回路と電磁界の統合最適化理論(第1年度の研究成果)についてまとめ,インダクタンス結合無線超配線の高密度配列技術(第1,2年度の研究成果)と低消費電力化技術(第2,3年度の研究成果)を述べた.このBook Chapterは,米Georgia Institute of TechnologyのJ. D. Meindl教授が編集し,Artech Houseより発行される図書「Input/Output Interconnect Networks for Gigascale Systems」の第15章として掲載される予定である.