チップ内ネットワークにおける超高信頼技術に関する研究

片内网络超高可靠性技术研究

• 批准号: 18800081
• 负责人: 鯉渕 道紘
• 金额: $ 1.73万
• 依托单位: National Institute of Informatics
• 依托单位国家: 日本
• 项目类别: Grant-in-Aid for Young Scientists (Start-up)
• 财政年份: 2006
• 资助国家: 日本
• 起止时间: 2006 至 2007
• 项目状态: 已结题
• 来源: https://kaken.nii.ac.jp/grant/KAKENHI-PROJECT-18800081/
• 关键词: チップ内ネットワーク; 高信頼技術; ルータアーキテクチャ; 相互結合網; デッドロック回避; 耐故障技術; 計算機アーキテクチャ; マイクロシステム

耐故障性は最近の複雑なチップマルチプロセッサにおけるチップ内ネットワークの設計において極めて重要な課題となっている.本研究では,まず,(1)故障したルータに連結している健全なプロセッシングエレメント(PE)のネットワークへの連結性の提供,かつ,(2)ネットワーク全体の連結性を保持するために,"default backup path (DBP)"機構を提案,評価を行った.DBP機構では各ルータにおいて,故障クロスバなどの故障内部モジュールを迂回するためにローカルチャネルと隣接ルータ間のチャネルを接続するデータパスを追加する.そして,各ルータの追加データパスがネットワーク内において単方向リングトポロジとなるように配置し,ルータ内部モジュールの故障が生じた場合にもネットワークの連結性を保証する.評価結果より,DBP機構は,2次元メッシュにおけるワームホールネットワークに比べ,高々11.3%の付加ハードウェア量で達成できることが分かった.また,DBP機構は故障箇所数の増加によるネットワークスループットの低下,非最短経路によるパケット転送エネルギーの増加を緩やかに抑えることができた.本研究では,さらに,ClearSpeed社CSX600の実チップ内ネットワークのデータ転送機構についての性能評価,2次元メッシュトポロジにおいて一部のリンクを用いずとも性能の劣化を抑えつつパケットを目的地まで配送するネットワーク機構についても提案を行った.これらの成果は国内外で積極的に発表をおこない,高い評価を得ることができた

Fault resistance は の recently after 雑 な チ ッ プ マ ル チ プ ロ セ ッ サ に お け る チ ッ プ within ネ ッ ト ワ ー ク の design に お い て extremely め て important topic な と な っ て い る. This study で は, ま ず, (1) fault し た ル ー タ に link し て い る sound な プ ロ セ ッ シ ン グ エ レ メ ン ト (PE) の ネ ッ ト ワ ー ク へ の link の provide, か つ, (2) ネ ッ ト ワ ー ク link all の を kept す る た め に, "the default backup path (DBP) "を proposal, institutes 価 を line っ た. DBP institutions で は each ル ー タ に お い て, fault ク ロ ス バ な ど の fault internal モ ジ ュ ー ル を circuitous す る た め に ロ ー カ ル チ ャ ネ ル と 隣 meet ル ー タ between の チ ャ ネ ル を meet 続 す る デ ー タ パ ス を additional す る. そ し て, each ル ー タ の additional デ ー タ パ ス が ネ ッ ト ワ ー ク Within に お い て 単 direction リ ン グ ト ポ ロ ジ と な る よ う に configuration し ル ー タ internal モ ジ ュ ー ル の fault が raw じ た occasions に も ネ ッ ト ワ ー ク の link す を ensure る. Evaluation results 価 よ り, DBP は, 2 dimensional メ ッ シ ュ に お け る ワ ー ム ホ ー ル ネ ッ ト ワ ー ク に than べ, 11.3% high 々 の plus ハ ー ド ウ ェ で ア quantity reach で き る こ と が points か っ た. ま た, DBP institutions は failure a few の raised by add に よ る ネ ッ ト ワ ー ク ス ル ー プ ッ ト の is low, the shortest 経 road に よ る パ ケ ッ ト Planning to send エ ネ ル ギ ー の raised を requirement by slow や か に え suppression る こ と が で き た. This study で は, さ ら に, ClearSpeed club CSX600 の be チ ッ プ within ネ ッ ト ワ ー ク の デ ー タ planning send agencies に つ い て の performance review 価, 2 dimensional メ ッ シ ュ ト ポ ロ ジ に お い て a の リ ン ク を with い ず と も の performance degradation を え suppression つ つ パ ケ ッ ト を destination ま で distribution す る ネ ッ ト ワ ー ク institutions に つ い て も line proposal を っ た. こ れ ら の achievements at home and abroad は で positive に 発 table を お こ な い, high い review 価 を must る こ と が で き た

项目成果

Predictive Switching in 2-D Torus Routers

• DOI: 10.1109/iwias.2006.33
• 发表时间: 2006-01
• 期刊: International Workshop on Innovative Architecture for Future Generation High Performance Processors and Systems (IWIA'06)
• 作者: T. Yoshinaga;S. Kamakura;M. Koibuchi

3次元 IC 向け Fat Tree ベース Network-on-Chips

用于 3D IC 的基于胖树的片上网络

• 发表时间: 2007
• 期刊: 情報処理学会技術研究報告 2006-ARC-171
• 作者: 鈴木 路子編著;金子 勇・小林 保子・増田 敦・増野 知子著;江草由佳;江草由佳;江草由佳;Kazuki Kobayashi;Kazuki Kobayashi;小林 一樹;小林 一樹;Kazuki KOBAYASHI;小林 一樹;小林 一樹;小林 一樹;小林 一樹;Ikuko Kanashiro;小林 一樹;門脇 克典;石津 拓;Yasuhiko Kitamura;Yasuhiko Kitamura;Kazuki Kobayashi;小林 一樹;山田 誠二;山田 誠二;Akito Sakurai;Michihiro Koibuchi;Daihan Wang;Yuri Nishikawa;Daihan Wang;Hiroki Matsutani;Akiya Jouraku;松谷 宏紀
• 通讯作者: 松谷 宏紀

An Effective Design of Deadlock-Free Routing Algorithms Based on 2D Turn Model for Irregular Networks

• DOI: 10.1109/tpds.2007.36
• 发表时间: 2007-03
• 期刊: IEEE Transactions on Parallel and Distributed Systems
• 影响因子: 5.3
• 作者: A. Jouraku;M. Koibuchi;H. Amano

オンチップトーラス網における仮想チャネルフリールーティング

片上环面网络中的虚拟通道自由路由

• 发表时间: 2006
• 期刊: 情報処理学会論文誌コンピューティングシステム Vol.47 SIG(ACS15)
• 作者: 鈴木 路子編著;金子 勇・小林 保子・増田 敦・増野 知子著;江草由佳;江草由佳;江草由佳;Kazuki Kobayashi;Kazuki Kobayashi;小林 一樹;小林 一樹;Kazuki KOBAYASHI;小林 一樹;小林 一樹;小林 一樹;小林 一樹;Ikuko Kanashiro;小林 一樹;門脇 克典;石津 拓;Yasuhiko Kitamura;Yasuhiko Kitamura;Kazuki Kobayashi;小林 一樹;山田 誠二;山田 誠二;Akito Sakurai;Michihiro Koibuchi;Daihan Wang;Yuri Nishikawa;Daihan Wang;Hiroki Matsutani;Akiya Jouraku;松谷 宏紀;西川 由理;山田 裕;松谷 宏紀
• 通讯作者: 松谷 宏紀

A Port Combination Methodology for Application-Specific Networks-on-chipon FPGAs

FPGA 片上专用网络的端口组合方法

• 发表时间: 2007
• 期刊: IEICE Transactions on Information and Systems (Special Section on Reconfigurable Systems) Vol.E90-DNo.12
• 作者: 鈴木 路子編著;金子 勇・小林 保子・増田 敦・増野 知子著;江草由佳;江草由佳;江草由佳;Kazuki Kobayashi;Kazuki Kobayashi;小林 一樹;小林 一樹;Kazuki KOBAYASHI;小林 一樹;小林 一樹;小林 一樹;小林 一樹;Ikuko Kanashiro;小林 一樹;門脇 克典;石津 拓;Yasuhiko Kitamura;Yasuhiko Kitamura;Kazuki Kobayashi;小林 一樹;山田 誠二;山田 誠二;Akito Sakurai;Michihiro Koibuchi;Daihan Wang;Yuri Nishikawa;Daihan Wang
• 通讯作者: Daihan Wang