ASIPアレイを用いたユビキタス・システムのための多層SoCアーキテクチャの提案

本研究では,性能解析,設計空間探索,および,提案する多層SoCアーキテクチャ(ASIPアレイシステム)の自動生成手法を確立することに成功した.性能解析および設計空間探索においては,並列アプリケーション・タスク順序グラフのマルチプロセッサへの割当て問題を扱うために,SystemCシミュレーションモデルを使用している.提案手法の実現可能性および能力を示すために,2つの例題に対してシミュレーションによる評価を行った.1つめの例題については,ASICON2007(中国,桂林)で論文発表し,最優秀論文賞(Best Paper Award)を受賞した.また,2つめの例題について,ICCES2007(エジプト,カイロ)において論文発表した.また,自動生成においては,ASIPアレイシステム・シンセサイザ(合成器)を提案した.これは,ハードウェア・コンポーネント群などが登録されたフレキシブルIPライブラリを用いて,設計空間探索により得られたアーキテクチャレベルモデルからASIPアレイシステムを自動生成するものである.シンセサイザの実装は完了し,8051プロセッサコアおよびDLXプロセッサコアを対象に,基本的なインタフェース生成器を用いて動作確認を行った.テスト及び評価のために,トップレベル制御エンジン(T-Engineボード)に接続されたFPGA拡張ボード上でASIPアレイシステムを実現し評価した.評価結果は電子情報通信学会の論文誌に投稿中である.

本研究では,性能解析,設計空間探索,および,提案する多層SoCアーキテクチャ(ASIPアレイシステム)の自動生成手法を確立することに成功した.性能解析および設計空間探索においては,並列アプリケーション・タスク順序グラフのマルチプロセッサへの割当て問題を扱うために,SystemCシミュレーションモデルを使用している.提案手法の実現可能性および能力を示すために,2つの例題に対してシミュレーションによる評価を行った.1つめの例題については,ASICON2007(中国,桂林)で論文発表し,最優秀論文賞(Best Paper Award)を受賞した.また,2つめの例題について,ICCES2007(エジプト,カイロ)において論文発表した.また,自動生成においては,ASIPアレイシステム・シンセサイザ(合成器)を提案した.これは,ハードウェア・コンポーネント群などが登録されたフレキシブルIPライブラリを用いて,設計空間探索により得られたアーキテクチャレベルモデルからASIPアレイシステムを自動生成するものである.シンセサイザの実装は完了し,8051プロセッサコアおよびDLXプロセッサコアを対象に,基本的なインタフェース生成器を用いて動作確認を行った.テスト及び評価のために,トップレベル制御エンジン(T-Engineボード)に接続されたFPGA拡張ボード上でASIPアレイシステムを実現し評価した.評価結果は電子情報通信学会の論文誌に投稿中である.