多値非同期データ転送に基づくLDPCデコーダの構成に関する研究

基于多级异步数据传输的LDPC译码器配置研究

• 批准号: 06J05347
• 负责人: 鬼沢 直哉
• 金额: $ 1.79万
• 依托单位: Tohoku University
• 依托单位国家: 日本
• 项目类别: Grant-in-Aid for JSPS Fellows
• 财政年份: 2006
• 资助国家: 日本
• 起止时间: 2006 至 2008
• 项目状态: 已结题
• 来源: https://kaken.nii.ac.jp/grant/KAKENHI-PROJECT-06J05347/
• 关键词: 情報通信工学; 電子デバイス機器; VLSI; 誤り訂正符号; 非同期式制御; LDPC符号; チップ内高速データ転送; 電流モード多値回路; 電子デバイス・機器; チップ内高速データ転送技術; 半導体微細化; 多値符号化; 差動対回路

本年度は前年度に提案を行った自動配置配線手法に基づき,大規模な非同期LDPCデコーダを実現するだけでなく,デコーダ内部に用いられる非同期データ転送の回路の低電力化についての検討を行った.さらに,同等機能を同期式制御により実現する手法として,長配線のみを分割する部分パイプライン制御に基づくLDPCデコーダの実現を行った.LDPCデコーダにおけるノード間に非同期データ転送を用いて長配線に依らないアルゴリズムを,前年度に提案を行った自動配置配線手法を適用することでハードウェア実現を行った.従来のLDPCデコーダと比較して,1024ビット符号長および90nmCMOSプロセスにおいて評価を行った結果,同等エネルギー下でスループット約1.3倍化を実現している.この成果は学術論文誌IEICE Electron.に採択されている.さらに,同期式制御により提案の演算アルゴリズムを実現するために,長配線のみにレジスタを挿入することで長配線に起因した最悪遅延を削減することができる,部分パイプライン制御の提案を行った.長配線に挿入するレジスタの数を偶数個に限定することで2符号語同時復号の実現を図ることでさらなる高速化が実現される.1024ビットLDPCデコーダに部分パイプライン制御を適用した結果,従来LDPCデコーダと比較して同等BER特性および同等エネルギーを維持したまま,90nmCMOSプロセスにおいてスループットは10Gbpsを大きく超える13.21Gbpsを達成している.この成果は,学術論文誌IEEE Transaction on Very Large Scale Integration(TVLSI)Systemsに採択されている.

今年，根据上一年提出的自动放置和接线方法，我们不仅实施了大规模异步LDPC解码器，而且还检查了解码器内使用的异步数据传输电路的功率降低。此外，作为通过同步控制实现等效函数的一种方法，基于部分管道控制仅将长距离接线划分的部分管道控制实现了LDPC解码器。使用LDPC解码器中的节点之间的异步数据传输，我们通过应用上一年提出的自动放置和接线方法来实现硬件。与常规的LDPC解码器相比，我们评估了1024位代码长度和90 nm CMOS过程，并在可比的能量下达到了约1.3倍的吞吐量。该结果是学术期刊IEICE。此外，为了使用同步控制实现所提出的算术算法，我们提出了部分管道控制，这允许仅在长接线中插入寄存器而导致长距离造成的最差延迟。通过将插入长接线的寄存器数量限制为偶数数字，可以通过同时解码两个代码字来实现进一步的加速。由于将部分管道控制应用于1024位LDPC解码器，因此90 nm CMOS工艺的吞吐量已达到超过10 Gbps，同时与常规的LDPC解码器相比保持了相同的BER特性和能量。该结果已由IEEE学术期刊在非常大规模集成（TVLSI）系统上采用。

项目成果

High-Throughput Bit-Serial LDPC Decoder LSI Based on Multiple-Valued Asynchronous Interleaving

基于多值异步交织的高吞吐量位串行LDPC解码器LSI

• 发表时间: 2009
• 期刊: IEICE Transaction Electron. E92C, 6(印刷中)
• 作者: N. Onizawa;T. Hanyu;V. C. Gaudet
• 通讯作者: V. C. Gaudet

Implementation of an Asynchronous LDPC Decoder Using Multiple-Valued Duplex Interleaving

使用多值双工交织的异步 LDPC 解码器的实现

• 发表时间: 2007
• 期刊: Proc. The 2007 Analog Decoding Workshop 6
• 作者: T. Funazaki;N. Onizawa;A. Matsumoto;T. Hanyu;N. Onizawa
• 通讯作者: N. Onizawa

High-Speed Timing Verification Scheme Using Delay Tables for a Large-Scaled Multiple-Valued Current-Mode Circuit

使用延迟表进行大规模多值电流模式电路的高速时序验证方案

• 发表时间: 2008
• 期刊: Proc. IEEE Int. Symp. Multiple-Valued Logic (ISMVL) 38
• 作者: T. Nagai;N. Onizawa;T. Hanyu
• 通讯作者: T. Hanyu

電流モード多値回路の高速動作検証手法

电流型多电平电路高速运行验证方法

• 发表时间: 2007
• 期刊: 平成19年度電気関係学会東北支部連合大会講演論文集 2E12
• 作者: T. Funazaki;N. Onizawa;A. Matsumoto;T. Hanyu;N. Onizawa;N. Onizawa;永井亮
• 通讯作者: 永井亮

Challenge towards Low-Power LDPC Decoder LSI

低功耗LDPC解码器LSI面临的挑战

• 发表时间: 2008
• 作者: T. Funazaki;N. Onizawa;A. Matsumoto;T. Hanyu;N. Onizawa;N. Onizawa;永井亮;Y. Otake;鬼沢 直哉;Naoya Onizawa;鬼沢直哉;Naoya Onizawa;池田智和;Tasuku Nagai;T. Funazaki;N. Onizawa;大竹遥;T. Nagai;N. Onizawa
• 通讯作者: N. Onizawa