权益分类	功能权益	普通用户	{{item.name}}会员
{{category.name}}	{{benefitItem.name}}

多値非同期データ転送に基づくLDPCデコーダの構成に関する研究

基于多级异步数据传输的LDPC译码器配置研究

基本信息

批准号：
06J05347
负责人：
鬼沢直哉
金额：
$ 1.79万
依托单位：
Tohoku University
依托单位国家：
日本
项目类别：
Grant-in-Aid for JSPS Fellows
财政年份：
2006
资助国家：
日本
起止时间：
2006 至 2008
项目状态：
已结题

来源：
https://kaken.nii.ac.jp/grant/KAKENHI-PROJECT-06J05347/
关键词：
情報通信工学電子デバイス機器 VLSI 誤り訂正符号非同期式制御 LDPC符号チップ内高速データ転送電流モード多値回路電子デバイス・機器チップ内高速データ転送技術半導体微細化多値符号化差動対回路

项目摘要

本年度は前年度に提案を行った自動配置配線手法に基づき,大規模な非同期LDPCデコーダを実現するだけでなく,デコーダ内部に用いられる非同期データ転送の回路の低電力化についての検討を行った.さらに,同等機能を同期式制御により実現する手法として,長配線のみを分割する部分パイプライン制御に基づくLDPCデコーダの実現を行った.LDPCデコーダにおけるノード間に非同期データ転送を用いて長配線に依らないアルゴリズムを,前年度に提案を行った自動配置配線手法を適用することでハードウェア実現を行った.従来のLDPCデコーダと比較して,1024ビット符号長および90nmCMOSプロセスにおいて評価を行った結果,同等エネルギー下でスループット約1.3倍化を実現している.この成果は学術論文誌IEICE Electron.に採択されている.さらに,同期式制御により提案の演算アルゴリズムを実現するために,長配線のみにレジスタを挿入することで長配線に起因した最悪遅延を削減することができる,部分パイプライン制御の提案を行った.長配線に挿入するレジスタの数を偶数個に限定することで2符号語同時復号の実現を図ることでさらなる高速化が実現される.1024ビットLDPCデコーダに部分パイプライン制御を適用した結果,従来LDPCデコーダと比較して同等BER特性および同等エネルギーを維持したまま,90nmCMOSプロセスにおいてスループットは10Gbpsを大きく超える13.21Gbpsを達成している.この成果は,学術論文誌IEEE Transaction on Very Large Scale Integration(TVLSI)Systemsに採択されている.

This year, compared with the previous year, the proposal for automatic configuration of wiring methods is based on the implementation of large-scale asynchronous LDPC data transmission, and the internal use of asynchronous data transmission is discussed. In addition, the same function can be achieved by simultaneous control, and the basic LDPC decoder can be achieved by partially dividing the core of the long distribution line into segments. The LDPC decoder can be used for asynchronous data transmission between the LDPC decoder and the long distribution line can be implemented in a fully integrated manner, and the automatic configuration and distribution method proposed in the previous year can be applied. In comparison with LDPC, the symbol length of LDPC is 1024 nm and the symbol length of LDPC is 90 nm. The evaluation results show that LDPC is about 1.3 times longer than LDPC. The results of this research are published in the journal IEICE Electron. In addition, the calculation of the proposal of the simultaneous control system is carried out, and the long distribution line is inserted into the calculation of the cause of the long distribution line, and the delay is reduced. The number of LDPC codes is limited to an even number of codes, and the number of LDPC codes is reduced to an even number of codes. 90nm CMOS chip size up to 10Gbps IEEE Transaction on Very Large Scale Integration(TVLSI)Systems.

项目成果

期刊论文数量（0）

专著数量（0）

科研奖励数量（0）

会议论文数量（0）

专利数量（0）

High-Throughput Bit-Serial LDPC Decoder LSI Based on Multiple-Valued Asynchronous Interleaving

基于多值异步交织的高吞吐量位串行LDPC解码器LSI

DOI：
发表时间：
2009
期刊：
IEICE Transaction Electron. E92C, 6(印刷中)
影响因子：
0
作者：
N. Onizawa;T. Hanyu;V. C. Gaudet
通讯作者：
V. C. Gaudet

Implementation of an Asynchronous LDPC Decoder Using Multiple-Valued Duplex Interleaving

使用多值双工交织的异步 LDPC 解码器的实现

DOI：
发表时间：
2007
期刊：
Proc. The 2007 Analog Decoding Workshop 6
影响因子：
0
作者：
T. Funazaki;N. Onizawa;A. Matsumoto;T. Hanyu;N. Onizawa
通讯作者：
N. Onizawa

High-Speed Timing Verification Scheme Using Delay Tables for a Large-Scaled Multiple-Valued Current-Mode Circuit

使用延迟表进行大规模多值电流模式电路的高速时序验证方案

DOI：
发表时间：
2008
期刊：
Proc. IEEE Int. Symp. Multiple-Valued Logic (ISMVL) 38
影响因子：
0
作者：
T. Nagai;N. Onizawa;T. Hanyu
通讯作者：
T. Hanyu

電流モード多値回路の高速動作検証手法

电流型多电平电路高速运行验证方法

DOI：
发表时间：
2007
期刊：
平成19年度電気関係学会東北支部連合大会講演論文集 2E12
影响因子：
0
作者：
T. Funazaki;N. Onizawa;A. Matsumoto;T. Hanyu;N. Onizawa;N. Onizawa;永井亮
通讯作者：
永井亮

Challenge towards Low-Power LDPC Decoder LSI

低功耗LDPC解码器LSI面临的挑战

DOI：
发表时间：
2008
期刊：
影响因子：
0
作者：
T. Funazaki;N. Onizawa;A. Matsumoto;T. Hanyu;N. Onizawa;N. Onizawa;永井亮;Y. Otake;鬼沢直哉;Naoya Onizawa;鬼沢直哉;Naoya Onizawa;池田智和;Tasuku Nagai;T. Funazaki;N. Onizawa;大竹遥;T. Nagai;N. Onizawa
通讯作者：
N. Onizawa