多値非同期データ転送に基づくLDPCデコーダの構成に関する研究

点击翻译按钮获取中文摘要

本年度は前年度に提案を行った自動配置配線手法に基づき,大規模な非同期LDPCデコーダを実現するだけでなく,デコーダ内部に用いられる非同期データ転送の回路の低電力化についての検討を行った.さらに,同等機能を同期式制御により実現する手法として,長配線のみを分割する部分パイプライン制御に基づくLDPCデコーダの実現を行った.LDPCデコーダにおけるノード間に非同期データ転送を用いて長配線に依らないアルゴリズムを,前年度に提案を行った自動配置配線手法を適用することでハードウェア実現を行った.従来のLDPCデコーダと比較して,1024ビット符号長および90nmCMOSプロセスにおいて評価を行った結果,同等エネルギー下でスループット約1.3倍化を実現している.この成果は学術論文誌IEICE Electron.に採択されている.さらに,同期式制御により提案の演算アルゴリズムを実現するために,長配線のみにレジスタを挿入することで長配線に起因した最悪遅延を削減することができる,部分パイプライン制御の提案を行った.長配線に挿入するレジスタの数を偶数個に限定することで2符号語同時復号の実現を図ることでさらなる高速化が実現される.1024ビットLDPCデコーダに部分パイプライン制御を適用した結果,従来LDPCデコーダと比較して同等BER特性および同等エネルギーを維持したまま,90nmCMOSプロセスにおいてスループットは10Gbpsを大きく超える13.21Gbpsを達成している.この成果は,学術論文誌IEEE Transaction on Very Large Scale Integration(TVLSI)Systemsに採択されている.