High-Speed Timing Verification Scheme Using Delay Tables for a Large-Scaled Multiple-Valued Current-Mode Circuit
High-Speed Timing Verification Scheme Using Delay Tables for a Large-Scaled Multiple-Valued Current-Mode Circuit
复制标题
使用延迟表进行大规模多值电流模式电路的高速时序验证方案
DOI：
--
复制
发表时间：
2008
期刊：
影响因子：
--
通讯作者：
T. Hanyu
中科院分区：
文献类型：
--
作者：
T. Nagai;N. Onizawa;T. Hanyu
登录
查看更多内容
CHARMS：用于准确预测 ASIC 设计延迟的表征和建模系统
DOI：
10.1109/cicc.1990.124699
发表时间：
1990
期刊：
IEEE Proceedings of the Custom Integrated Circuits Conference
影响因子：
--
作者：
D. Patel
通讯作者：
D. Patel
DOI：
10.1109/ismvl.2007.14
发表时间：
2007-05
期刊：
37th International Symposium on Multiple-Valued Logic (ISMVL'07)
影响因子：
--
作者：
H. Shirahama;A. Mochizuki;T. Hanyu;M. Nakajima;K. Arimoto
通讯作者：
H. Shirahama;A. Mochizuki;T. Hanyu;M. Nakajima;K. Arimoto
130 nm 和 90 nm SoC 设计的库表征和建模
DOI：
10.1109/soc.2003.1241548
发表时间：
2003
期刊：
IEEE International [Systems-on-Chip] SOC Conference, 2003. Proceedings.
影响因子：
--
作者：
W. Roethig
通讯作者：
W. Roethig
论使用VHDL作为多值逻辑模拟器
DOI：
10.1109/ismvl.1996.508345
发表时间：
1996
期刊：
Proceedings of 26th IEEE International Symposium on Multiple-Valued Logic (ISMVL'96)
影响因子：
--
作者：
C. Rozon
通讯作者：
C. Rozon
电流型 CMOS 逻辑电路的结构计算机辅助设计
DOI：
10.21236/ada608071
发表时间：
1988
期刊：
[1988] Proceedings. The Eighteenth International Symposium on Multiple-Valued Logic
影响因子：
--
作者：
Siep Onneweer;Hans Kerkhoff;Jon Butler
通讯作者：
Jon Butler