チップ・マルチ・プロセッサのリーク消費エネルギー削減技術に関する研究

点击翻译按钮获取中文摘要

低リークキャッシュは待機状態(低速,低リーク)と活性状態(高速,高リーグ)との間で動的に動作状態を切替えることでリーク消費エネルギーを削減する.しかし,待機状態ラインへの再参照は参照時間の増加を招く.そこで,昨年度までにキャッシュラインへの参照パタンを考慮したキャッシュの動的制御方式を提案した.本方式では性能低下の原因である待機状態ラインへの再参照が集中するキャッシュラインを活性状態としてロックする(つまり待機状態への遷移を禁止する)ことで待機状態として動作するラインへの再参照を回避し,性能を改善した.そこで,本年度はリーク消費エネルギー削減効果を高めるため,本提案手法に対して以下の2項目を実施した.(1)活性ロック状態の有効性評価:活性ロック状態(活性状態としてロックされた状態)への遷移目的は待機状態再参照の抑制である.したがって,待機状態再参照の抑制に貢献した活性ロック状態への遷移を有益,活性ロック状態へと遷移したにもかかわらず待機状態再参照回数を削減しなかった場合を無益な遷移と定義し,プログラム実行時間を解析した.その結果,全実行時間の約20%が無益な活性ロック状態として動作していることが明らかになった.(2)エネルギーオーバヘッド削減手法の提案とその評価:待機状態へ遷移するはずだった期間が活性ロック状態として動作した場合,当該キャッシュラインのリーク消費エネルギーは増加する.性能改善効果を維持したままこの問題を解決するには,無益な活性ロック状態を抑制すれば良い.そこで,キャッシュ参照のミス予測を用いて無益な活性ロックとなるキャッシュラインを予測する制御方式を提案した.本方式では次参照をミスと予測するとそれまでの時間は無益な活性ロック状態であると判断し,ロックを解除する.本手法を適用した結果,無益な活性ロック状態として動作する時間を全実行時間のおよそ4%まで削減した.