权益分类	功能权益	普通用户	{{item.name}}会员
{{category.name}}	{{benefitItem.name}}

Hardware approach for high-speed search algorithms with memory layer optimization

具有内存层优化的高速搜索算法的硬件方法

基本信息

批准号：
18300028
负责人：
INABA Mary
金额：
$ 11.17万
依托单位：
The University of Tokyo
依托单位国家：
日本
项目类别：
Grant-in-Aid for Scientific Research (B)
财政年份：
2006
资助国家：
日本
起止时间：
2006 至 2009
项目状态：
已结题

项目摘要

With the progress of semiconductor process technology, memory access gap, and thus, the pipeline stall time due to cache misses are increasing. It is often observed in the real world computation that the memory band width plays the role of computation bottleneck. Thus, considering memory hierarchy, it is important to hide the memory access latency with efficient utilization of upper layer memory. In this work, we propose and evaluate a hardware solution to accelerate for full text search with compressed succinct data structure. In addition, as a by-product, we propose an efficient prefetch method using memory map data structure.

随着半导体制程技术的进步，存储器存取间隙，因此，由于缓存丢失而导致的流水线失速时间都在增加。在实际计算中，存储器带宽经常成为计算瓶颈。因此，考虑到内存层次结构，有效利用上层内存来隐藏内存访问延迟是很重要的。在这项工作中，我们提出并评估了一种硬件解决方案，以加速压缩简洁数据结构的全文搜索。此外，我们还提出了一种利用内存映射数据结构的高效预取方法。

项目成果

期刊论文数量（0）

专著数量（0）

科研奖励数量（0）

会议论文数量（0）

专利数量（0）

並列TCPストリームのための流量割り当て方式

并行TCP流的流量分配方案

DOI：
发表时间：
2006
期刊：
高知2006,情報処理学会研究報告 IPSJ SIG Technical Reports Vol.2006,No.87
影响因子：
0
作者：
菅原豊;稲葉真理;平木敬
通讯作者：
平木敬

The Effect of the Buffer of the Path-Bottleneck Switch of Long Fat-pipe Network

长粗管道网络路径瓶颈开关缓冲器的作用

DOI：
发表时间：
2009
期刊：
International Workshop on Protocols for Future, Large-Scale & Diverse Network Transports(PFLDNeT09). Vol.1
影响因子：
0
作者：
M.Inaba;K.Koizumi;T.Yoshino;Y.Sugawara;J.Tamatsukuri;H.Tezuka;K.Hiraki
通讯作者：
K.Hiraki

Internet2 Land Speed Record 長距離TCP通信高速化への挑戦

Internet2陆地速度记录挑战赛，加速远距离TCP通信