ハードウェアアクセラレータを用いたオンライントリガーシステムの開発

本研究では、実験において得られるデータを、高速でオンライン処理し、必要な情報を取り出す処理の一部を、通常の計算機ではなくハードウェアに負担させることにより処理能力を飛躍的に向上させることを目的としている。この目的には、自由に内部の回路を構成することができるFPGA(Field Programmable Gate Array)が有用であるが、複雑な計算はできないため、そのアルゴリズムの開発が重要なポイントとなる。この手法には、2種類の応用が考えられる。1つは単純に閾値を設定して雑音信号を取り除くこと。もう1つは、信号波形を再構成することにより、正確な信号のタイミングを得てノイズを取り除くことである。後者の方が格段に高度な処理となる。この研究のため、シリコンストリップ検出器の多数のチャンネルからのデータをFPGAを用いて処理を行う回路を製作した。これを、実際の検出器に接続して、電子ビームによる実験を行い、高速でデータを収集するためのテストを行った。製作したハードウェアは十分に高速であり、閾値による雑音の除去を効率よく行うことができた。しかし、波形の再構成による処理は予測どおりには行われなかった。高速処理を重視した設定にするとトリガーの効率が下がり、逆にトリガー条件を緩めると処理速度が追いつかなかった。シミュレーション上ではどちらの処理も高速で行うことが可能であった。その理由として、検出器からの信号のペデスタル値(ベースライン)の不安定さが処理を困難にしていたため、アルゴリズムを見直す必要があることが判った。

本研究では、実験において得られるデータを、高速でオンライン処理し、必要な情報を取り出す処理の一部を、通常の計算機ではなくハードウェアに負担させることにより処理能力を飛躍的に向上させることを目的としている。この目的には、自由に内部の回路を構成することができるFPGA(Field Programmable Gate Array)が有用であるが、複雑な計算はできないため、そのアルゴリズムの開発が重要なポイントとなる。この手法には、2種類の応用が考えられる。1つは単純に閾値を設定して雑音信号を取り除くこと。もう1つは、信号波形を再構成することにより、正確な信号のタイミングを得てノイズを取り除くことである。後者の方が格段に高度な処理となる。この研究のため、シリコンストリップ検出器の多数のチャンネルからのデータをFPGAを用いて処理を行う回路を製作した。これを、実際の検出器に接続して、電子ビームによる実験を行い、高速でデータを収集するためのテストを行った。製作したハードウェアは十分に高速であり、閾値による雑音の除去を効率よく行うことができた。しかし、波形の再構成による処理は予測どおりには行われなかった。高速処理を重視した設定にするとトリガーの効率が下がり、逆にトリガー条件を緩めると処理速度が追いつかなかった。シミュレーション上ではどちらの処理も高速で行うことが可能であった。その理由として、検出器からの信号のペデスタル値(ベースライン)の不安定さが処理を困難にしていたため、アルゴリズムを見直す必要があることが判った。