Research on the next-generation IP+Optical network based on high-speed path search by parallel processing

基于并行处理高速路径搜索的下一代IP光网络研究

• 批准号: 19360178
• 负责人: YAMANAKA Naoaki
• 金额: $ 8.82万
• 依托单位: Keio University
• 依托单位国家: 日本
• 项目类别: Grant-in-Aid for Scientific Research (B)
• 财政年份: 2007
• 资助国家: 日本
• 起止时间: 2007 至 2009
• 项目状态: 已结题
• 来源: https://kaken.nii.ac.jp/grant/KAKENHI-PROJECT-19360178/
• 关键词: GMPLS; 並列リコンフィギュラブルプロセッサ; DAPDNA-2; 最短経路探索; ダイクストラ法; オンチップ仮想ネットワーク; トラヒックエンジニアリング; マルチレイヤ; ネットワーク; フォトニックネットワーク; 経路探索

In this project, in order to realize an effective and flexible traffic control in GMPLS (Generalized Multi-Protocol Label Switching) which is the next generation optical network control protocol, a high-speed shortest path search scheme and a new optical path computation scheme were proposed. By computer simulations and experiments by implementing proposed schemes on a reconfigurable parallel processor, it was shown that the proposed schemes could achieve better performance in calculation time, the resource usage of the network, and so on.

为了在下一代光网络控制协议--通用多协议标签交换中实现高效、灵活的流量控制，提出了一种高速最短路径搜索方案和一种新的光路计算方案。通过在可重构并行处理器上实现所提方案的计算机模拟和实验表明，所提出的方案在计算时间、网络资源利用率等方面取得了较好的性能。

项目成果

Traffic Engineering based on Experimentation in On-chip Virtual Network on Dynamically Reconfigurable Processor

基于动态可重构处理器片上虚拟网络实验的流量工程

• 发表时间: 2008
• 作者: L.Zheng;J.Woo;K.Fukawa;H.Suzuki;Naoaki Yamanaka
• 通讯作者: Naoaki Yamanaka

並列ブロセッサDAPDNA-2を用いたリンクディスジョイント経路計算の高速解法

使用并行处理器DAPDNA-2的链路不相交路径计算的快速求解方法

• 发表时间: 2009
• 作者: Arkom Kaewrawang;Go Ishida;Xiaoxi Liu;Akimitsu Morisako;山中 直明
• 通讯作者: 山中 直明

Fast Link-Disjoint Path Search Algorithm on Parallel Reconfigurable Processor DAPDNA-2

并行可重构处理器DAPDNA-2上的快速链路不相交路径搜索算法

• 发表时间: 2008
• 作者: Taku KIHARA;Sho SHIMIZU;Yutaka ARAKAWA;Naoaki YAMANAKA;Kosuke SHIBA;大濱靖匡;Yutaka Arakawa
• 通讯作者: Yutaka Arakawa

Energy Efficient Network Design Tool for Green IP/Ethernet Networks

适用于绿色 IP/以太网的节能网络设计工具

• 发表时间: 2010
• 作者: Naoaki YAMANAKA;Sho SHIMIZU;Gao Shan
• 通讯作者: Gao Shan

A novel traffic engineering method using on-chip diorama network on dynamically reconfigurable processor DAPDNA-2

• DOI: 10.1109/hpsr.2009.5307432
• 发表时间: 2009-06
• 期刊: 2009 International Conference on High Performance Switching and Routing
• 作者: Shan Gao;T. Kihara;S. Shimizu;Y. Arakawa;N. Yamanaka;Akifumi Watanabey