权益分类	功能权益	普通用户	{{item.name}}会员
{{category.name}}	{{benefitItem.name}}

Low-Power High-Performance VLSI design using 1-out-of-4 code

使用 1-of-4 代码的低功耗高性能 VLSI 设计

基本信息

批准号：
19700039
负责人：
IMAI Masashi
金额：
$ 2.3万
依托单位：
The University of Tokyo
依托单位国家：
日本
项目类别：
Grant-in-Aid for Young Scientists (B)
财政年份：
2007
资助国家：
日本
起止时间：
2007 至 2008
项目状态：
已结题

项目摘要

半導体製造技術の微細化やシステムの大規模化に伴う消費電力問題・遅延変動問題に対して、信号遷移数の少ない1-out-of-4符号を用いた非同期式回路理論に基づくVLSI設計方式、m-out-of-n符号を用いた非同期式回路における複数閾値電圧トランジスタを用いた回路非動作時の漏れ電流削減手法を提案し、実チップ設計を通した評価により、遅延変動に対する耐性が高く、消費電力が小さくかつ高性能なVLSIを実現できることを確認した。

The miniaturization of semiconductor manufacturing technology and the large-scale development of the system are accompanied by the problem of power consumption, delay and dynamic problems. The number of signal transitions is reduced. The 1-out-of-4 symbol is used. The asynchronous loop theory is used. The basic VLSI design method, the m-out-of-n symbol is used. The complex threshold voltage is used. The leakage current reduction method is proposed when the loop is not operating. The design of VLSI has been evaluated for its high tolerance, low power consumption and high performance.

项目成果

期刊论文数量（0）

专著数量（0）

科研奖励数量（0）

会议论文数量（0）

专利数量（0）

マルチ閾値電圧トランジスタを用いた2線2相式非同期式回路のリーク電力削減手法

使用多阈值电压晶体管的两线两相异步电路的泄漏功率降低方法

DOI：
发表时间：
2008
期刊：
影响因子：
0
作者：
Masashi Imai;Takashi Nanya;高田幸永,今井雅,中村宏,南谷崇
通讯作者：
高田幸永,今井雅,中村宏,南谷崇

A design method for 1-out-of-4 encoded low-power self-timed circuits using standard cell libraries

DOI：
10.1109/acsd.2008.4574590
发表时间：
2008-06
期刊：
2008 8th International Conference on Application of Concurrency to System Design
影响因子：
0
作者：
Masashi Imai;T. Nanya
通讯作者：
Masashi Imai;T. Nanya