Kombination formaler und semiformaler Techniken zur Verifikation von C-basierten Systembeschreibungen

Ziel dieses Projektes ist， die Vorteile der klassischen仿真与建模方法，z.B. vollständige funktions<s:1>模型预测<e:1>与bewährte， auf formalen Sprachen basierte Spezifikationstechniken, zu kombinien。所以können beispielsweise kritische Systemeigenschaften formal spezifiziert werden and in einem ersten Schritt "on-the-fly", d.h. parallel zum Ablauf einer klassischen Simulation <s:2> berprischen ft werden。Damit lassen说，他是一个很有魅力的人，而且他是一个很有魅力的人。在einem späteren Schritt sollen danen Partitionierungstechniken entwickelwerden， mit dendendie zutestenden刺激和das zuveriziende系统因此augeteiltewerden können， mit仿真验证的验证和andere teiltemitformalen方法验证werden können。在模拟过程中，我们可以找到一种新的方法，即在模拟过程中找到一种新的方法。基于实例的联合验证技术在原型实现过程中的应用。中文摘要：中文摘要：中文摘要：中文摘要：中文摘要：中文摘要：中文摘要：中文摘要：中文摘要：中文摘要：中文摘要：中文摘要：中文摘要：中文摘要：中文摘要：中文摘要：中文摘要：中文摘要：中文摘要：中文摘要：中文摘要：中文摘要：中文摘要：中文摘要：中文摘要：中文摘要：中文摘要：中文摘要：中文摘要：研究结果表明，该系统具有较好的稳定性和可靠性。在此基础上，本项目提出了一种新的研究方法，即基于c - base的系统，即基于c - base的系统。Zum Einen erhält man damit eine groe Zahl von Systemen, die zu Testzwecken herangezogen werden können。Zum Anderen ergibt sich die Möglichkeit， die in Projekt erarbeiteten Methoden直接死于industriellen context zu testen。

Ziel dieses Projektes ist, die Vorteile der klassischen Simulation wie Skalierbarkeit mit den Vorteilen formaler Methoden, z.B. vollständige Funktionsüberprüfung und bewährte, auf formalen Sprachen basierte Spezifikationstechniken, zu kombinieren. So können beispielsweise kritische Systemeigenschaften formal spezifiziert werden und in einem ersten Schritt "on-the-fly", d.h. parallel zum Ablauf einer klassischen Simulation überprüft werden. Damit lassen sich mit wenig Rechenaufwand bereits einfache Fehler finden. In einem späteren Schritt sollen dann Partitionierungstechniken entwickelt werden, mit denen die zu testenden Stimuli und das zu verifizierende System so aufgeteilt werden können, daß sich Teile davon mit Simulation validieren lassen und andere Teile mit formalen Methoden verifiziert werden können. Außerdem sollen auch Methoden der symbolischen Simulation Verwendung finden, um die bereits angesprochenen Kombinationstechniken weiter auszubauen. Diese kombinierten Validationstechniken sollen in einem Werkzeug prototypisch implementiert werden. Diese kombinierte Verifikation soll möglichst früh auf hohen Abstraktionsebenen stattfinden, um den nachfolgenden Entwurf in die richtigen Bahnen zu leiten. Zu diesem Zweck werden Systembeschreibungen als Validationsgrundlage herangezogen. In diesem Projekt soll aufgrund der zunehmenden Verbreitung eine C-basierte Systembeschreibungssprache verwendet werden. Zum Einen erhält man damit eine große Zahl von Systemen, die zu Testzwecken herangezogen werden können. Zum Anderen ergibt sich die Möglichkeit, die im Projekt erarbeiteten Methoden direkt im industriellen Kontext zu testen.