集積回路内電源網の高品質化設計技術に関する研究

点击翻译按钮获取中文摘要

本研究では近年の微細化された集積回路で問題となっている電源の品質を確保し回路性能を保証すること目的とした、実用回路への搭載可能な電源電圧の監視回路と回路動作へのフィードバック回路の開発と、電源網の設計指針の確立することを目的としている。まず、回路品質に影響を与えるプロセスパラメータ取得回路の環境依存性を検討した。LSI製造における歩留まりと信頼性の向上は回路設計において重要な位置を占めている。近年、いくつかの適応的手法が提案されているが、それらの技術には環境要因に対してロバストなチップ特性推定手法が必要である。そこで、リングオシレータを用いたチップ特性推定手法の温度依存性について検討し、温度変動に対してロバストな閾値推定手法を提案した。65nm CMOSプロセスのトランジスタモデルを用いたシミュレーションにより、リングオシレータの遅延時間の温度依存性は非線型であるが、-20度から105度までの一般的な実用範囲内では線形近似で精度の高い推定が可能であることが分かった。温度依存性を考慮しない場合と比較して、17.9mV推定精度が改善することができた。次に、回路品質に影響を与えるNBTI測定回路を検討した。NBTI(Negative Bias Temperature Instability)による閾値劣化は回路の長期的な品質を確保するためには重要になっている。閾値ばらつきと、8TI効果による閾値劣化を効果的に測定可能な回路構造を提案した。提案回路はアレイ状に配置された閾値測定ブロックからなる。閾値測定ブロックは測定対象デバイス(DUT)とDUTの各端子の電位を制御するモジュール(バイアス制御モジュール)から構成される。バイアス制御モジュールにより、DUTの各端子と電圧源の接続が変更し、結果としてDUTをストレス、回復、閾値測定状態にすることができる。提案アレイにより1つのDUTの閾値を測定しながら、他のDUTにストレスをかけ続け、または回復させることができる。提案回路は大量のDUTのNBTI効果を測定するのに効果的である。