多値回路アーキテクチャとその応用に関する研究

本研究では,電流モード多値回路を活用した200GOPS/W級超並列プロセッサの実現を目的とし,(1)演算ユニットの低消費電力化・コンパクト化,(2)演算ユニット間データ転送の低消費電力化,配線数削減を行った.(1)については,筆者の考案したダイナミック回路に基づく低消費電力静的保持回路の活用による低消費電力化と4値電流モード回路の活用によるマルチプレクサの簡単化により,演算ユニットの消費電力を74%にトランジスタ数を68%にまで削減した.(2)については,筆者の考案した演算に不要な電流をカットする適応的電流制御手法の活用による低消費電力化と4値電流モード回路の活用による一配線上への2ビット情報の重畳により,演算ユニット間データ転送の消費電力を90%に,配線数を50%に削減した.また,これらの回路の動作検証のため,複数の演算ユニットから構成される演算ブロックのチップを試作した.その際に,(3)電流モード多値回路の信頼性の向上,(4)電流モード多値回路の設計期間の短縮を行った.(3)については,電流モード多値回路の基本構成要素にトランジスタのパラメータばらつきを吸収するためのフィードバック機構を付加することにより,信頼性を向上した.(4)については,電流モード多値回路の基本ゲートIPを実現すると同時に,それらを自動配置配線するフローを活用した.今後の課題として,(1)と(2)を同時に活用した際における,超並列プロセッサの性能を評価することが重要となる.

本研究では,電流モード多値回路を活用した200GOPS/W級超並列プロセッサの実現を目的とし,(1)演算ユニットの低消費電力化・コンパクト化,(2)演算ユニット間データ転送の低消費電力化,配線数削減を行った.(1)については,筆者の考案したダイナミック回路に基づく低消費電力静的保持回路の活用による低消費電力化と4値電流モード回路の活用によるマルチプレクサの簡単化により,演算ユニットの消費電力を74%にトランジスタ数を68%にまで削減した.(2)については,筆者の考案した演算に不要な電流をカットする適応的電流制御手法の活用による低消費電力化と4値電流モード回路の活用による一配線上への2ビット情報の重畳により,演算ユニット間データ転送の消費電力を90%に,配線数を50%に削減した.また,これらの回路の動作検証のため,複数の演算ユニットから構成される演算ブロックのチップを試作した.その際に,(3)電流モード多値回路の信頼性の向上,(4)電流モード多値回路の設計期間の短縮を行った.(3)については,電流モード多値回路の基本構成要素にトランジスタのパラメータばらつきを吸収するためのフィードバック機構を付加することにより,信頼性を向上した.(4)については,電流モード多値回路の基本ゲートIPを実現すると同時に,それらを自動配置配線するフローを活用した.今後の課題として,(1)と(2)を同時に活用した際における,超並列プロセッサの性能を評価することが重要となる.