再構成可能アーキテクチャを活用したLSIシステム設計方法論
再構成可能アーキテクチャを活用したLSIシステム設計方法論
批准号:
10J06265
负责人:
今川 隆司
金额:
$1.34万
依托单位:
依托单位国家:
日本
项目类别:
Grant-in-Aid for JSPS Fellows
财政年份:
2010
资助国家:
日本
项目状态:
已结题
起止时间:
2010 至 2012
中文摘要
点击翻译按钮获取中文摘要
英文摘要
粗粒度再構成可能アーキテクチャを用いて設計制約に応じたソフトエラー耐性を柔軟に実現するための手法として,最も一般的なものの一つに選択的三重化がある.本研究では,与えられた回路面積等の制約のもとでソフトエラー耐性が最大となる選択的三重化の適用箇所を,短時間で効率良く探索する手法を提案した.一般に,アーキテクチャ上に実装されるアプリケーション回路はデータフローグラフ(DFG)として表現される.グラフ中の頂点は,実行する命令等の様々な観点から特徴づけることができ,その違いは脆弱性にも大きな影響を及ぼすと考えられる.そこで本手法においては,それらの特徴を数値化し,それぞれに対する重みとの積の総和を各頂点の脆弱性としてモデル化し,その値の大小関係に基づいて三重化適用の優先順位を決定する.提案するモデル中の重みを求めるために,まずサンプルとなる回路に対して故障挿入シミュレーションを行い,DFG中の頂点の脆弱性の序列を求める.次に,回路中の各頂点の脆弱性が,頂点の特徴と重みを変数とする連立一次方程式で表現されることから,求めた順序を可能な限り再現できる重みを,一般化逆行列を用いて求める.エッジ検出等の回路に本手法を適用することで求めた脆弱性と回路面積のトレードオフカーブは,シミュレーションにより求めたカーブに十分近いものであった.また本手法で求めた重みにより,異なる入力ベクトルや新しい回路に対しても同様の結果が得られた.このことは本手法が広く一般的に有用であることを示す.本手法における処理時間の内訳は,重みを求めるのに9.87秒,与えられた回路の三重化順序を求めるのに1秒以下であった.これに対し,全ての選択的三重化の適用パターンに対して故障挿入シミュレーションを網羅的に行った場合,今回対象とした回路の中で最小規模のものに対しても55620.0秒かかり,提案手法は処理時間の点で特に優れているといえる.
期刊论文(0)
专著(0)
科研奖励(0)
会议论文
登录
查看更多内容
GPU Acceleration of Cycle-Based Soft-Error Simulation for Reconfigurable Array Architectures
可重构阵列架构基于周期的软错误仿真的 GPU 加速
DOI:
--
发表时间:
2012
期刊:
影响因子:
--
作者:
[Takashi Imagawa, Hiroshi Tsutsui, Hiroyuki Ochi, Takashi Sato, Takashi Imagawa]
通讯作者:
Takashi Imagawa
DOI:
10.1109/isqed.2013.6523663
发表时间:
2013-03
期刊:
International Symposium on Quality Electronic Design (ISQED)
影响因子:
--
作者:
[Takashi Imagawa;Hiroshi Tsutsui;H. Ochi;Takashi Sato]
通讯作者:
Takashi Imagawa;Hiroshi Tsutsui;H. Ochi;Takashi Sato
A Routing Architecture Exploration for Coarse-Grained Reconfigurable Architecture with Automated SEU-Tolerance Evaluation
具有自动 SEU 容差评估的粗粒度可重构架构的路由架构探索
DOI:
--
发表时间:
2010
期刊:
影响因子:
--
作者:
[Takashi Imagawa, Masayuki Hiromoto, Hiroyuki Ochi, Takashi Sato]
通讯作者:
Takashi Sato
A Cost-Effective Selective TMR for Coarse-Grained Reconfigurable Architectures Based on DFG-Level Vulnerability Analysis
基于 DFG 级漏洞分析的粗粒度可重构架构的经济高效选择性 TMR
DOI:
--
发表时间:
2013
期刊:
IEICE Transactions on Electronics
影响因子:
0.5
作者:
[Takashi Imagawa, Hiroshi Tsutsui, Hiroyuki Ochi, Takashi Sato]
通讯作者:
Takashi Sato
A Cost-Effeetive Selective TMR for Heterogeneous Coarse-Grained Reconfigurable Architectures Based on DFG-Level Vulnerability Analysis
基于DFG级漏洞分析的异构粗粒度可重构架构的经济高效选择性TMR
DOI:
--
发表时间:
2013
期刊:
影响因子:
--
作者:
[Takashi Imagawa, Hiroshi Tsutsui, Hiroyuki Ochi, Takashi Sato]
通讯作者:
Takashi Sato
共 8 条