一次元伝導FET実現のための諸構造Siナノワイヤのバンド構造解析

点击翻译按钮获取中文摘要

1.キャリアの低電界移動度の断面分布解析を行った。バリスティック伝導に近づけるためにはキャリアの散乱過程をなるべく減らす必要がある。キャリア伝導の断面分布解析を解析し、長方形ナノワイヤMOSFETの角が及ぼす影響等を評価した。この結果は今年度、Journal of Applied Physicsにて掲載された。2.バリスティック輸送時のナノワイヤMOSFET性能のナノワイヤ太さ依存性を、[100]方向の伝導方向を持つ円筒型SiナノワイヤMOSFETとInAsナノワイヤMOSFETに対して調べた。バリスティック輸送特性は限界性能を見出し、性能比較においてよい指標になれる。性能の直径依存を調べるために細線効果に伴う量子効果の影響をちゃんと扱うことの出来るゲート容量モデルを作成した。性能評価はゲート容量、オン電流、注入速度、真性ゲート遅延時間、消費電力の側面から行われた。その結果高性能・低消費電力が得られる最適な太さはSiナノワイヤMOSFET、InAsナノワイヤMOSFET、いずれも10nm以下であることを明らかにした。この成果はIEEE Transaction on Electron Devicesに投稿し、掲載に前向きな査読結果を受けている。3.極限まで微細化されたナノワイヤMOSFETでも完全なバリスティック輸送を得ることは難しいことが知られている。従って、定量的な電流の評価のためにはちゃんとしたモデリングが必要だ。指導教員の一人である名取研二教授の準バリスティックモデルを発展させ、電流を正しく評価できるモデルを作り、数値シミュレーションによる検証を行った。この研究の一部は、University of BolognaのGiorgio Baccarani教授のグループと共同で行われた。