权益分类	功能权益	普通用户	{{item.name}}会员
{{category.name}}	{{benefitItem.name}}

High Performance, Low Power Hetero-CMOS Device using Compound Si Wafer

使用复合硅晶圆的高性能、低功耗异质 CMOS 器件

基本信息

批准号：
23360146
负责人：
LEE KANGWOOK
金额：
$ 12.56万
依托单位：
Tohoku University
依托单位国家：
日本
项目类别：
Grant-in-Aid for Scientific Research (B)
财政年份：
2011
资助国家：
日本
起止时间：
2011-04-01 至 2014-03-31
项目状态：
已结题

项目摘要

We developed new technology for high-performance, low-power hetero-junction CMOS comprising InGaAs NMOS and Ge PMOS on a large-dia. Si wafer. Ge chips and InGaAs chips are precisely (<1um accuracy) and tightly bonded (20MPa) on a smooth surface roughness (Ra 0.5 angstrom) of P-TEOS hydrophilic area on a Si wafer by using self-assembly technology. Shallow p-n junction technologies of ion implantation and annealing condition for hetero-junction CMOS are established. We successfully implemented Ge and InGaAs photodiodes on a Si wafer by using these technologies. This study shows the opportunity to manufacture high-performance, low-power Ge/InGaAs hetero-junction CMOS device on an 8/12 inch Si wafer with low cost.

我们开发了高性能、低功耗异质结 CMOS 新技术，其中包括大直径的 InGaAs NMOS 和 Ge PMOS。硅片。利用自组装技术，将Ge芯片和InGaAs芯片精确（<1um精度）且紧密地（20MPa）粘合在Si晶圆上P-TEOS亲水区域的光滑表面粗糙度（Ra 0.5埃）上。建立了异质结CMOS浅p-n结离子注入技术和退火条件。通过使用这些技术，我们成功地在硅晶圆上实现了 Ge 和 InGaAs 光电二极管。这项研究展示了在 8/12 英寸硅晶圆上以低成本制造高性能、低功耗 Ge/InGaAs 异质结 CMOS 器件的机会。

项目成果

期刊论文数量（0）

专著数量（0）

科研奖励数量（0）

会议论文数量（0）

专利数量（0）

Fabrication tolerance evaluation of high efficient unidirectional optical coupler for though silicon photonic via in optoelectronic 3D-LSI

DOI：
10.1109/3dic.2012.6262957
发表时间：
2012-08
期刊：
2011 IEEE International 3D Systems Integration Conference (3DIC), 2011 IEEE International
影响因子：
0
作者：
A. Noriki;Kang-wook Lee;J. Bea;T. Fukushima;Tetsu Tanaka;M. Koyanagi
通讯作者：
A. Noriki;Kang-wook Lee;J. Bea;T. Fukushima;Tetsu Tanaka;M. Koyanagi

Development of Wafer-Level 3D System Integration Technologies

晶圆级3D系统集成技术开发