MOSトランジスタの高移動度化とバリスティック極限における電子輸送特性の研究

本研究では, ナノスケール半導体電子デバイスにおける非平衡状態の電子および熱輸送特性を解明することを目的としている. 最終年度となる本年度は, 特徴的なサイズが40nm程度のナノスケール電界効果型トランジスタの実験的な電気・熱特性の評価および解析を行った。4端子ゲート抵抗法による手法により, ナノスケール素子の動作温度を高精度に測定することに成功した. 従来量産されてきたバルクトランジスタに加えて, 近年導入が検討されている極薄膜埋め込み酸化膜を有するSilicon-On-Insulaterトランジスタ(UT BOX SOIトランジスタ)の評価を行った. その結果, これまでのLSI開発では無視されてきたバルクトランジスタの温度上昇がナノスケールにおいては無視できない程大きいということをはじめて明らかにした. さらに, 素子温度のサイズ依存性の結果から, この温度上昇が半導体中に電流を流すために導入するドーパント不純物に由来することを示した. 次にSOIトランジスタにおいて, 埋め込み酸化膜層の膜厚を薄くすることで動作温度を低減できることを示した. 10nm以下の埋め込み酸化膜厚における温度低減効果は本研究ではじめて示されたものである. また, チャネル部シリコン層(SOI層)の膜厚によって素子の温度が変化することを観測し, これがシリコン熱伝導率のサイズ効果に起因することを示した。以上で得られた結果に基づき, UT BOX SOIトランジスタの設計指針を示した. ナノスケールのUT BOX SOIトランジスタにおいては, 埋め込み酸化膜層下部の不純物ドーピング濃度を最適な値にすることが, 電気特性・熱特性両面の観点から非常に重要となることがわかった.

本研究では, ナノスケール半導体電子デバイスにおける非平衡状態の電子および熱輸送特性を解明することを目的としている. 最終年度となる本年度は, 特徴的なサイズが40nm程度のナノスケール電界効果型トランジスタの実験的な電気・熱特性の評価および解析を行った。4端子ゲート抵抗法による手法により, ナノスケール素子の動作温度を高精度に測定することに成功した. 従来量産されてきたバルクトランジスタに加えて, 近年導入が検討されている極薄膜埋め込み酸化膜を有するSilicon-On-Insulaterトランジスタ(UT BOX SOIトランジスタ)の評価を行った. その結果, これまでのLSI開発では無視されてきたバルクトランジスタの温度上昇がナノスケールにおいては無視できない程大きいということをはじめて明らかにした. さらに, 素子温度のサイズ依存性の結果から, この温度上昇が半導体中に電流を流すために導入するドーパント不純物に由来することを示した. 次にSOIトランジスタにおいて, 埋め込み酸化膜層の膜厚を薄くすることで動作温度を低減できることを示した. 10nm以下の埋め込み酸化膜厚における温度低減効果は本研究ではじめて示されたものである. また, チャネル部シリコン層(SOI層)の膜厚によって素子の温度が変化することを観測し, これがシリコン熱伝導率のサイズ効果に起因することを示した。以上で得られた結果に基づき, UT BOX SOIトランジスタの設計指針を示した. ナノスケールのUT BOX SOIトランジスタにおいては, 埋め込み酸化膜層下部の不純物ドーピング濃度を最適な値にすることが, 電気特性・熱特性両面の観点から非常に重要となることがわかった.