课题基金 / 基金详情

Spezifikation, Verifikation und Sythese global asynchroner - lokal synchroner (GALS) Systeme und Schaltungen

Spezifikation, Verifikation und Sythese global asynchroner - lokal synchroner (GALS) Systeme und Schaltungen
全局异步-局部同步(GALS)系统和电路的规范、验证和综合
批准号:
5428633
负责人:
Professor Dr. Wolfgang Reisig
金额:
$0.0万
依托单位:
依托单位国家:
德国
项目类别:
Research Grants
财政年份:
2004
资助国家:
德国
项目状态:
已结题
起止时间:
2003-12-31 至 2005-12-31

项目摘要

项目成果

Professor Dr. Wolfgang Reisig的其他基金

相似基金

相关文献

中文摘要
翻译
Anforderungen an Systeme zur mobilen Kommerkation führen zu immer komplexeren Schaltungen.这种同步方法的实现将使同步过程变得更快。这是一个关于节拍同步、电磁干扰和能量消耗的问题。Zur Lösung dieser and anderer Probleme bieten sich Schaltungstechniken an; insbesondere global Schaltungstechniken,aber local synchrone Systeme(“GALS”). Effektive Verfahren zum durchgängigen Entwurf und zur Implementierung von GALS sind jedoch zur Zeit nicht verfügbar.在这个项目的韦尔登方法中,GALS参与了工作,为Schaltungen移动通信系统提供支持。该设计方法基于Petrinetzen。三个工作组将他们的理论基础、技术基础和实践基础结合起来,并通过一种有效的设计方法(Designflow)对Schaltungssynthese的性能和验证进行改进,以实现集成Schaltunggen。她用一个示范性的设计展示了她的方法。Das Ergebnis dieses Projektes trägt dazu bei,Techniken des Schaltungsentwurfs für Industrie und Forschung zugänglich zu machen und die Aktivitäten auf diesem Gebiet in Deutschland zu bündeln.
英文摘要
Anforderungen an Systeme zur mobilen Kommunikation führen zu immer komplexeren Schaltungen. Es wird zunehmend schwieriger, diese Schaltungen mit herkömmlichen Methoden des synchronen Schaltungsentwurfs zu implementieren. Insbesondere wachsen Probleme der Taktsynchronisation, der elektromagnetischen Interferenz und des Energieverbrauchs. Zur Lösung dieser und anderer Probleme bieten sich asynchrone Schaltungstechniken an; insbesondere global asynchrone, aber lokal synchrone Systeme ("GALS"). Effektive Verfahren zum durchgängigen Entwurf und zur Implementierung von GALS sind jedoch zur Zeit nicht verfügbar. In diesem Projekt werden Methoden entwickelt, um GALS zu entworfen, insbesondere für Schaltungen mobiler Kommunikationssysteme. Die Entwurfsmethodik basiert wesentlich auf Petrinetzen. Drei Arbeitsgruppen kombinieren ihre Kompetenzen zu theoretischen Grundlagen, technischen Lösungen und praktischen Anforderungen und entwickeln gemeinsam eine durchgängige und effiziente Entwurfsmethode (Designflow) von der Spezifikation und Verifikation über Schaltungssynthese bis zur Implementierung als integrierte Schaltungen. Sie demonstrieren die Leistungsfähigkeit ihrer Methoden mit einem exemplarischen Entwurf. Das Ergebnis dieses Projektes trägt dazu bei, Techniken des asynchronen Schaltungsentwurfs für Industrie und Forschung zugänglich zu machen und die Aktivitäten auf diesem Gebiet in Deutschland zu bündeln.
期刊论文(0)
专著(0)
科研奖励(0)
会议论文
Certifying Algorithms for Interactive Components and Distributed Systems
  • 批准号:
    261369405
  • 项目类别:
    Research Grants
  • 资助金额:
    $0.0万
  • 财政年份:
    2014
  • 负责人:
    Professor Dr. Wolfgang Reisig
  • 依托单位:
Automatische Synthese von Verhaltensadaptern zwischen Services
  • 批准号:
    57095390
  • 项目类别:
    Research Grants
  • 资助金额:
    $0.0万
  • 财政年份:
    2008
  • 负责人:
    Professor Dr. Wolfgang Reisig
  • 依托单位:
Austauschbarkeit von Services
  • 批准号:
    30573505
  • 项目类别:
    Research Grants
  • 资助金额:
    $0.0万
  • 财政年份:
    2006
  • 负责人:
    Professor Dr. Wolfgang Reisig
  • 依托单位:
Die Ausdruckskraft von Abstract State Machines
  • 批准号:
    5450692
  • 项目类别:
    Research Grants
  • 资助金额:
    $0.0万
  • 财政年份:
    2005
  • 负责人:
    Professor Dr. Wolfgang Reisig
  • 依托单位:
海外基金