トンネルＦＥＴに向けた低抵抗な金属／ゲルマニウム系混晶半導体接合の形成

ゲルマニウム（Ge）系高性能トランジスタの実現には、トランジスタのソース/ドレインにおける金属/Ge系半導体界面のコンタクト抵抗の低減が必須である。その実現に向け、まずは低コンタクト抵抗を有する金属/Ge界面の形成を基礎技術として確立することが要求される。しかし、金属/Ge界面におけるフェルミレベルピニング現象により、n-Geに対するショットキー障壁高さ（SBH）の低減が困難である。そのため、n-Geに対するSBHの低減に向けた界面構造の制御が必要である。本研究では、n-Geに対するSBHの低減に向け、金属/Ge界面へのシリコンゲルマニウム錫（SixGe1－x－ySny）中間層の挿入に注目した。様々な元素組成比を有するSixGe1－x－ySny中間層を挿入した金属/SixGe1－x－ySny/n-Geコンタクトの電流-電圧特性を調べた結果、SixGe1－x－ySny/Geヘテロ界面の格子ミスマッチの低減が、SBHの低減及びFLPの緩和に必要であることを見出した。これは、SixGe1－x－ySny中間層/Geヘテロ界面の欠陥密度が、金属/SixGe1－x－ySny/n-Geコンタクトの電気伝導特性を決定づけることを示唆する結果である。また、格子整合SixGe1－x－ySny/n+-Geヘテロ接合を有する、金属/SixGe1－x－ySny/n+-Ge（ND=10^19 cm^-3）コンタクトのコンタクト抵抗率は、2×10^-6 Ω・cm^2程度と見積もられた。今後、Ge中のn型不純物濃度を更に向上させれば、GeチャネルMOSトランジスタの実現に必要な10^－9 Ω・cm^2台のコンタクト抵抗率の実現が期待できる。

ゲルマニウム（Ge）系高性能トランジスタの実現には、トランジスタのソース/ドレインにおける金属/Ge系半導体界面のコンタクト抵抗の低減が必須である。その実現に向け、まずは低コンタクト抵抗を有する金属/Ge界面の形成を基礎技術として確立することが要求される。しかし、金属/Ge界面におけるフェルミレベルピニング現象により、n-Geに対するショットキー障壁高さ（SBH）の低減が困難である。そのため、n-Geに対するSBHの低減に向けた界面構造の制御が必要である。本研究では、n-Geに対するSBHの低減に向け、金属/Ge界面へのシリコンゲルマニウム錫（SixGe1－x－ySny）中間層の挿入に注目した。様々な元素組成比を有するSixGe1－x－ySny中間層を挿入した金属/SixGe1－x－ySny/n-Geコンタクトの電流-電圧特性を調べた結果、SixGe1－x－ySny/Geヘテロ界面の格子ミスマッチの低減が、SBHの低減及びFLPの緩和に必要であることを見出した。これは、SixGe1－x－ySny中間層/Geヘテロ界面の欠陥密度が、金属/SixGe1－x－ySny/n-Geコンタクトの電気伝導特性を決定づけることを示唆する結果である。また、格子整合SixGe1－x－ySny/n+-Geヘテロ接合を有する、金属/SixGe1－x－ySny/n+-Ge（ND=10^19 cm^-3）コンタクトのコンタクト抵抗率は、2×10^-6 Ω・cm^2程度と見積もられた。今後、Ge中のn型不純物濃度を更に向上させれば、GeチャネルMOSトランジスタの実現に必要な10^－9 Ω・cm^2台のコンタクト抵抗率の実現が期待できる。