Rekonfigurierbare Komponenten für anwendungsspezifische Prozessorarchitekturen

适用于特定应用处理器架构的可重新配置组件

• 批准号: 5457056
• 负责人: Professor Dr.-Ing. Tobias G. Noll
• 金额: --
• 依托单位: Forschungszentrum Jülich
• 依托单位国家: 德国
• 项目类别: Priority Programmes
• 财政年份: 2005
• 资助国家: 德国
• 起止时间: 2004-12-31 至 2009-12-31
• 项目状态: 已结题
• 来源: https://gepris.dfg.de/gepris/projekt/5457056?language=en
• 关键词: Rekonfigurierbare; Komponenten; anwendungsspezifische; Prozessorarchitekturen

Ziel des Projekts ist der Entwurf und die umfassende Parameteroptimierung einer Architektur, die sowohl einen anwendungsspezifischen Prozessor (ASIP) als auch ein embedded FPGA (eFPGA) enthält. Solch eine Architektur verbindet die Vorteile einer hohen Flexibilität durch die Programmierbarkeit mit erheblichen Kostenvorteilen wie Energieeffizienz für rechenintensive Teile von Applikationen. Die Optimierung soll anhand eines multioperablen Systems zur Satellitennavigation durchgeführt werden. Zur kostenbasierten Optimierung der Zielarchitektur müssen Modellfunktionen für die physikalischen Kosten (Laufzeit, Energieumsatz etc.) gebildet werden. Die ASIP-eFPGA-Architektur muss um einige spezifische Strukturelemente wie eingebettete Speicher oder spezifische Kopplungskomponenten erweitert werden, um die Abbildung von relevanten komplexen Systemen zu ermöglichen. Da die angestrebten Zielsysteme verlustleistungssensitiv sind, muss eine Optimierung der Verlustleistungsaufnahme (unter besonderer Berücksichtigung von Leakage-Strömen) auf allen Ebenen des Entwurfs für die gesamte Zielarchitektur durchgeführt werden. Dazu zählen u. a. schaltungstechnische Maßnahmen wie Clock Gating sowie geeignete Transistor-Dimensionierungen auf physikalischer Ebene (Stack Sizing).

项目的设计和优化是一个体系结构，因此一个专用处理器（ASIP）也是一个嵌入式FPGA（eFPGA）。Solch eine Architektur verbindet die Vorteile einer hohen programmierbarkeit mit erheblichen Kostenvorteilen wie Energieeffizienz für rechenintensive Teile von Brackationen. Die Optimierung soll anhand eines multioperablen Systems zur Satellitennavigation durchgeführt韦尔登. Zur kostenbasierten Optimierung der Zielarchitektur müssen Modellfunktionen für die physikalischen Kosten（Laufzeit，Energieumenet etc.）gebildet韦尔登。ASIP-eFPGA-Architecture必须有一个特殊的结构，就像一个特殊的Speicher或特殊的Kopplungskomponenten韦尔登一样，这个结构是相关复杂系统的基础。由于Zielsysteme非常敏感，因此必须对泄漏-Strömen进行优化（根据泄漏-Strömen的要求），以便在韦尔登期间对Zielarchitektur进行整体设计。Dazu zählen u. a. Schaltungstechnische Maßnahmen wie Clock Gating sowie geeignete Transistor-Schoonierungen auf physikalischer Ebene（Stack Sizing）.