Stacking methods with chip bridges for a building block computing system
用于构建块计算系统的芯片桥的堆叠方法
基本信息
- 批准号:18H03215
- 负责人:
- 金额:$ 10.98万
- 依托单位:
- 依托单位国家:日本
- 项目类别:Grant-in-Aid for Scientific Research (B)
- 财政年份:2018
- 资助国家:日本
- 起止时间:2018-04-01 至 2021-03-31
- 项目状态:已结题
- 来源:
- 关键词:
项目摘要
项目成果
期刊论文数量(0)
专著数量(0)
科研奖励数量(0)
会议论文数量(0)
专利数量(0)
A System Delay Monitor Exploiting Automatic Cell-Based Design Flow and Post-Silicon Calibration
- DOI:10.1109/mcsoc.2019.00012
- 发表时间:2019-10
- 期刊:
- 影响因子:0
- 作者:Hayate Okuhara;Ryosuke Kazami;H. Amano
- 通讯作者:Hayate Okuhara;Ryosuke Kazami;H. Amano
3次元積層型ヘテロジニアスプロセッサのためのシミュレータ開発とその応用”, 信学技報,
“3D堆叠异构处理器模拟器开发及其应用”,IEICE技术报告,
- DOI:
- 发表时间:2020
- 期刊:
- 影响因子:0
- 作者:小島拓也;池添赳治;天野英晴
- 通讯作者:天野英晴
Real Chip Performance Evaluation of Inductive Coupling TCI IP
电感耦合 TCI IP 的真实芯片性能评估
- DOI:
- 发表时间:2019
- 期刊:
- 影响因子:0
- 作者:笈川智秋;宇佐美公良;鯉渕 道紘;Ryoichi Tomura;Hideto Kayashima;Hideto Kayashima
- 通讯作者:Hideto Kayashima
A Shared Memory Chips for Twin-Tower of Chips
一种双塔芯片共享内存芯片
- DOI:
- 发表时间:2018
- 期刊:
- 影响因子:0
- 作者:S.Terashima;T.Kojima;H.Okuhara;Y.Matsushita;N.Ando;M.Namiki;H.Amano
- 通讯作者:H.Amano
{{
item.title }}
{{ item.translation_title }}
- DOI:
{{ item.doi }} - 发表时间:
{{ item.publish_year }} - 期刊:
- 影响因子:{{ item.factor }}
- 作者:
{{ item.authors }} - 通讯作者:
{{ item.author }}
数据更新时间:{{ journalArticles.updateTime }}
{{ item.title }}
- 作者:
{{ item.author }}
数据更新时间:{{ monograph.updateTime }}
{{ item.title }}
- 作者:
{{ item.author }}
数据更新时间:{{ sciAawards.updateTime }}
{{ item.title }}
- 作者:
{{ item.author }}
数据更新时间:{{ conferencePapers.updateTime }}
{{ item.title }}
- 作者:
{{ item.author }}
数据更新时间:{{ patent.updateTime }}
AMANO HIDEHARU其他文献
AMANO HIDEHARU的其他文献
{{
item.title }}
{{ item.translation_title }}
- DOI:
{{ item.doi }} - 发表时间:
{{ item.publish_year }} - 期刊:
- 影响因子:{{ item.factor }}
- 作者:
{{ item.authors }} - 通讯作者:
{{ item.author }}