並列計算環境のための擬似乱数生成と評価の研究

点击翻译按钮获取中文摘要

1. 128ビット程度のメモリ使用量を想定した64ビット出力の擬似乱数生成法のうち、並列計算環境に適した生成法の開発に取り組んだ。主たる方針は、ラグ付きフィボナッチ生成法やMultiple Recursive Generator(MRG)などの既存の生成法に非線形の出力変換を加えることで、現在のシミュレーション規模に耐えうる統計的品質を保証するという方針で設計を行った。現在、パラメータを十分に複雑に選べば、擬似乱数生成法の統計的検定の標準手法であるTestU01のBigCrushにほぼ合格すること、同じJavaScriptなどの標準擬似乱数として採用されている生成法xorshift128+とその類型生成法、NumPyで採用されている生成法Permuted congruential generator(PCG)と同程度の生成速度を達成していること、それらに比べて異なる数列を生成させるためのパラメータ化が容易であることが実験的にわかっている。他方、高速化に関して実装上の最適化についてはまだ未着手であり、特にSIMD命令などとの関連を調べる必要が生じている。2. MRGのうち項数が少ない生成法について、符号理論に現れるMacWilliams恒等式を用いて特定のビットの0-1分布を正確に求める研究を行なった。これまで3項の場合についてハミング重みの小さい項による近似多項式によってカイ二乗ディスクレパンシーを近似したものを研究していたが、今年度は5, 7, 9, 11項のものを中心に研究を行なった。これらに対してもハミング重みの小さい項によるカイ二乗ディスクレパンシーの計算は近似精度が悪くなり、3項の場合と異なる現象が観察された。一方で項数に応じて耐えうるシミュレーションサイズの増大傾向が項数に比例する傾向が観測された。