回路方式と融合したパワー半導体ノイズ誤動作メカニズム解明と試験手法の確立

点击翻译按钮获取中文摘要

パワーエレクトロニクス機器における最大の故障要因はパワー半導体であり、その故障は機器内のノイズに起因する誤動作が大部分を占めている。パワー半導体が生み出す高速なスイッチング波形は回路方式により増幅されノイズ電圧として跳ね返って来る。この主要因はパワー半導体モジュールなど回路内に必ず存在する浮遊インダクタンスとキャパシタンスである。従来、パワー半導体への制御信号の応答を見ればノイズ耐性を確認できると考えられていたが、研究代表者はこれまで、パワー半導体内部フローティング電位が誤作動に影響し、従来使用されていたダブルパルス制御信号を用いた試験方法ではこの現象を検出できないことを突き止めた。つまり、ノイズ誤動作対策は試験方法すら不十分であることを意味する。この知見は、パワー半導体内部構造と、回路方式のノイズ挙動に関するモデリングが必要不可欠であることを意味している。パワー半導体はデバイス構造の三次元モデリングが必要であるのに対し、回路方式は寄生パラ―メータの等価回路化が必要であり、モデル化のアプローチに大きなギャップが存在している。このため従来は統合的なノイズ対策がなされておらず対処療法的であり、誤動作の回避が困難になってきた。本研究では、これまでに培った知見を生かして、パワー半導体ノイズ誤動作メカニズムを理論と実験の両面より解明する。この実現のためにはパワー半導体の内部フローティング電位とリカバリ電流、回路内の寄生パラメータ、制御信号をもとにノイズ動作モデルの整理が必要である。2022年度はダイオードのリカバリ電流（ダイオードOFF時に瞬間的に流れる逆電流）の有無によるノイズ発生メカニズムを解明した。具体的に、リカバリ電流の生じるPINダイオードを用いた際のサージ電圧およびゲートノイズ電圧を回路動作と半導体内部構造の両面から分析し、ノイズ発生の境界条件を明確にした。