权益分类	功能权益	普通用户	{{item.name}}会员
{{category.name}}	{{benefitItem.name}}

A Study on a Low Power Variable Logic Circuit Using Neuron CMOS Inverters

采用Neuron CMOS反相器的低功耗可变逻辑电路的研究

基本信息

批准号：
22K04223
负责人：
福原雅朗
金额：
$ 2.41万
依托单位：
Tokai University
依托单位国家：
日本
项目类别：
Grant-in-Aid for Scientific Research (C)
财政年份：
2022
资助国家：
日本
起止时间：
2022-04-01 至 2025-03-31
项目状态：
未结题

项目摘要

本研究課題では、ニューロンCMOS (Complementary Metal Oxide Semiconductor) インバータと呼ばれる生体の神経細胞ニューロンを模した特性を有するデバイスを活用した新たな可変論理回路の実用化を目的とし、その目的達成に向け、これまでに我々が考案したFGC (Floating-Gate Calibration) 回路の導入による安定化と、クロックドCMOS回路の活用等による低電力化を図ることとしている。本課題促進の意義・重要性は、現行のAI (Artificial Intelligence) 演算用ハードウェア等に多用されるFPGA (Field Programmable Gate Array) の高性能化・国産化が期待されることである。2022年度に実施した研究の具体的内容としては、ニューロンCMOSインバータを用いたFGC付き4入力可変論理回路を主なターゲットとし、この回路について回路シミュレーション (HSPICE) による動作検証、レイアウト設計、ICチップ試作、そして実機による評価を行い、検証を進めてきた。これらの検証によると、シミュレーションでは安定的な動作が確認できたものの、実機ではやや不安定さが残り、回路挙動の安定化に向けさらなる研究施策が必要な現状にある。また、低電力化の検討策として、電荷のロスを低減するチャージシェア型SRAMとチャージコレクタ型SRAMを構成要素として含めることを立案し、回路の接続方法や動作タイミング等の検証を進めているところである。上記研究活動により得られた成果は、国内学会論文誌1編、国際電子ジャーナル2編、東海大学紀要1編、国際学会口頭発表1件、国内学会口頭発表2件を通して社会へ発信した。

The research topic of this study is でで, ニュロロ <e:1> CMOS (Complementary Metal Oxide Semiconductor). インバータと shout ばれるの経 god born body cells ニューロンを die した features を have するデバイスを use した new たなの can - logical circuit be used the を purpose とし, その aim to achieve にけ, これまでに I 々が test case した FGC (Floating Gate Calibration) Loop の import による stabilization と, クロックド CMOS circuit の so による low power を図ることとしている. This project promotes the <s:1> significance and importance, the current <s:1> AI (Artificial Intelligence) computing uses ハ, ドウェア, etc. に to make extensive use of されるFPGA (Field Programmable Gate Array) <s:1> for high performance and domestic production が, and looks forward to されるされるとであるとである. 2022 に be applied した research の specific content としては, ニューロン CMOS インバータを with いた FGC pay き 4 into force can - logical loop を main なターゲットとし, この loop について loop シミュレーション (HSPICE) による action 検 certificate, レイアウト design, IC チップ attempt, そして be machine による review 価を line い, 検を into めてきた. これらの検 card によると, シミュレーションでは stable な action が confirm できたものの, be machine ではやや unrest さがり residue, dynamic の stabilization loop 挙に to けさらなる research ShiCe が necessary な status quo にある. また, low power の検 for ce として, charge のロスを low cut するチャージシェア type SRAM とチャージコレクタ type SRAM を elements として containing めることを filing し method, loop の続や action タイミング etc. の検 card を into めているところである. The following research activities were recorded: によによ obtained られた results <e:1>, 1 journal of papers from domestic academic societies, ジャナナ 2 journals from international electronic societies, 1 journal of Tunghai university, 1 oral presentation from international academic societies, 2 oral presentations from domestic academic societies, を sent letters to て society, た sent letters.