ハードウェア記述言語によるアナログ・デジタル融合知能処理LSI設計法に関する研究

采用硬件描述语言的模数集成智能处理LSI设计方法研究

• 批准号: 08750402
• 负责人: 永田 真
• 金额: $ 0.64万
• 依托单位: Hiroshima University
• 依托单位国家: 日本
• 项目类别: Grant-in-Aid for Encouragement of Young Scientists (A)
• 财政年份: 1996
• 资助国家: 日本
• 起止时间: 1996 至 无数据
• 项目状态: 已结题
• 来源: https://kaken.nii.ac.jp/grant/KAKENHI-PROJECT-08750402/
• 关键词: アナログデジタル混載LSI; アナログデジタル融合LSI; 知能処理LSI; パルス幅変調信号; アナログハードウェア記述言語; マンハッタン距離演算

本研究の目的は、ハードウェア記述言語(HDL)を用いたアナログ・デジタル融合回路システムの設計法を確立し、これを動画像処理機能を実現する知能処理LSIの設計に適用することである.実施した研究内容を下記にまとめる.1.前年度に0.8μmCMOS技術で設計・試作したパルス幅変調(PWM)信号演算回路について、チップレベルの演算性能及び要素回路単位での 動作特性を詳細に測定評価した.2.試作チップのレイアウトデータから寄生素子をLSI設計CADソフトを用いて抽出し、演算性能の劣化を回路シミュレーションにより評価した.3.PWM信号メモリ回路をアナログHDLで機能記述し、設計する回路の仕様を機能シミュレーションにより決定した.4.PWM信号演算回路を寄生素子を含めて最適化し、PWM信号メモリ回路を含めた0.8μmCMOSテストチップをフルカスタム方式で設計した.PWM信号演算回路では、時間軸上(パルス幅)に表現した多ビット情報の算術演算をスイッチト電流積分の方法に基づいて並列・低消費電力に実行する.試作した回路は、入力ベクトルと複数の参照ベクトルとのマンハッタン距離を演算し、その最小値を検出する.測定結果から、エネルギー効率1GOPS/Wで100MOPSの演算性能を有することが明らかになった.動画像圧縮処理の基本となるパターンマッチング処理を低消費電力かつ高速に実現できる.一方で、演算精度の実測値は初期設計値より低く、これが寄生素子の影響であることを回路シミュレーションにより明らかにした.アナログHDLを用いた機能シミュレーションにより、回路仕様を詳細設計に先立って明確にできる.本手法をPWM信号メモリ回路の開発に適用することで、設計期間を短縮できた.本年度設計したテストチップは現在試作中である.研究は継続しており、アナログ・デジタル融合回路アーキテクチャに基づく知能処理LSIの設計法をさらに追求する.

The purpose of this study is to establish a design method for the integrated circuit system and realize the animation processing function for the design of knowledge processing LSI. 1. Detailed measurement and evaluation of 0.8μ m CMOS technology design, trial and error amplitude modulation (PWM) signal processing circuit calculation performance and operation characteristics of element circuit unit in the previous year 2. Trial and error detection, parasitic element LSI design CAD software design, trial and error detection 3. PWM signal calculation loop, including parasitic elements, optimization, PWM signal calculation loop, including 0.8μ m CMOS circuit, design, and function description of HDL circuit Timeline (amplitude) for performance of multi-dimensional information arithmetic calculation, current integration method for basic parallel and low power consumption implementation. Try to calculate the minimum value of the loop, input force, reference value, and distance. The measurement results show that the calculation efficiency is 1GOPS/W and the calculation performance is 100MOPS. Animation image compression processing is basic, low power consumption, high speed and implementation. The accuracy of the calculation is different from that of the initial design. The function of HDL in the design of the circuit is to design the circuit in detail and make it clear in advance. This method reduces the design period by shortening the PWM signal length and the design time. This year's design is in progress. The design method of basic knowledge processing LSI is studied.

项目成果

永田真: "スイッチト電流積分法に基づくPWM信号演算回路" 信学技法. ICD96-110. 1-8 (1996)

Makoto Nagata：“基于开关电流积分方法的 PWM 信号计算电路”ICD96-110 (1996)。

米田尚弘: "パルス幅変調信号距離演算回路の設計" DAシンポジウム論文集. 25-30 (1996)

Naohiro Yoneda：“脉冲宽度调制信号距离计算电路的设计”DA Symposium Proceedings 25-30（1996）。

岩田穆: "アナログ・ディジタル融合新アーキテクチャ" 信学技法. ICD96-114. 31-38 (1996)

Mu Iwata：“新模拟数字融合架构”ICD96-114 (1996)。

Makoto Nagata: "A Minimum Distance Search Circuit using Dual-Line PWM Signal Processing and Charge Packet Counting Techniques" ISSCC Digest of Technical Papers. 40. 42-43 (1997)

Makoto Nagata：“使用双线 PWM 信号处理和电荷包计数技术的最小距离搜索电路”ISSCC 技术论文文摘。