权益分类	功能权益	普通用户	{{item.name}}会员
{{category.name}}	{{benefitItem.name}}

環境適応型深層学習とそのアーキテクチャの研究

环境自适应深度学习及其架构研究

基本信息

批准号：
22KJ1348
负责人：
鈴木淳之介
金额：
$ 1.6万
依托单位：
Tokyo Institute of Technology
依托单位国家：
日本
项目类别：
Grant-in-Aid for JSPS Fellows
财政年份：
2023
资助国家：
日本
起止时间：
2023-03-08 至 2025-03-31
项目状态：
未结题

项目摘要

2022年度は，環境の変化や計算資源制約に基づき計算量を適応的に調整可能な推論アクセラレータであるPianissimoを40nmプロセスで作成し評価を行なった．Pianisssimoは，1）単一のNN重みで複数のビット幅表現を可能とするProgressiveNNと2）イベント駆動型センサからの情報をもとに，非動体領域の計算を削減するブロックスキップの２つのアルゴリズムをもとに，計算量・精度のトレードオフ調整を可能とする．ProgressiveNNについては，層レベル（混合精度），タスクレベルのビット幅調整（適応精度）の２つのトレードオフ調整戦略について評価を行った．Pianissimoでは，RISCとHWコントローラの協調制御により，これらの柔軟な制御を実現している．評価実験では，Pianissimoが他の超低電力DNNアクセラレータと比較して競争力のある性能（0.49~1.25 TOPS/W）を示しつつ，サブmWクラスの超低電力（793~1032 μW）が達成可能であることを確認した．超低電力実現には，3層のメモリ構造によるデータ再利用の最大化，クロックゲーティングによる全体電力消費の削減，ベースとなる２つのアルゴリズムが大きく寄与している．また，適応精度を用いることで1－4ビット幅において精度・計算量のトレードオフが確認でき，これら２つを組み合わせることで，平均ビット幅にビット程度で飽和モデルと同程度の精度が実現可能であることを確認した．また，ビット幅を狭めることで固定FPSでの電力消費を削減可能であることを示した．ブロックスキップについては，一般的な3×3畳み込み層に適用し，適用しなかった場合（3.0~1.8 TOPS/W）と比較して性能の大幅な改善（27.7~10.2 TOPS/W）を確認した．これらの結果はVLSI2023に採択され，6月に発表予定である．

In fiscal 2022, it is possible to adjust the calculation amount based on changes in the environment and constraints on computing resources. This is a corollary.クセラレータであるPianissimoを40nmプロセスで成し Comment価を行なった． Pianisssimo は, 1) 単一のNN Heavy みでのビット amplitude performance を possible とする Progressive NN と 2) イベント駆 movable type センサからのInformation をもとに, calculation を in the non-moving area するブロックスキップの２つのアルゴリズムをもとに, the calculation amount and accuracy are adjusted by the のトレードオフをpossibleとする. ProgressiveNNについては,layerレベル(mixed precision),タスクレベルのビットwidth adjustment (suitable accuracy) の２つのトレードオフ Adjustment strategy について Comment 価を行った. Pianissimo では, RISC とHW コントローラの coordinated control により, これらのsoft なcontrol を実appears している. Review 価実験では, Pianissimo がhis の ultra-low power DNN アクセラレータと comparison して competitiveness のある performance (0.49~1.25 TOPS/W) It is shown that it is possible to achieve the ultra-low power of サブmWクラスの (793~1032 μW). Ultra-low power consumption, 3-layer のメモリ structure, maximizing reuse, クロックゲーティンIn order to reduce the overall power consumption of the company, the company will send a large amount of electricity to the company.また, いることで1-4ビットwidth において Accuracy and calculation amount のトレードオフがConfirm でき, これら2つをThe combination of み合わせることで, average ビットwidth and にビットdegree でsaturated モデルと same degree of precision が実 is now possible であることをconfirmationした．また, ビット width を narrow めることで fixed FPS での power consumption を reduction possible であることを Show した．ブロックスキップについては, general な3×3 畳み込みlayer is applicable, suitable for しなかった occasions (3.0~1.8 TOPS/W) and comparison, the performance has been greatly improved (27.7~10.2 TOPS/W) and confirmed. The result of VLSI2023 has been selected, and the schedule for June has been determined.