高容量密度・低リーク電流粗面トレンチ型キャパシタと革新的3次元集積デバイスの創出

革新的な3次元集積半導体デバイスの創出に向け、高容量密度と低リーク電流などの高信頼性を両立する粗面トレンチ型キャパシタ技術の開発と応用、2次元アレイ状に配置された被測定素子の電気的特性を高速かつ高精度に計測可能なアレイ回路技術を用いた、評価技術の確立に関する研究に取り組んでいる。本年度は、3次元集積技術を用いることで半導体デバイスの電気的特性を統計的に評価可能な、新規アレイ回路技術の開発に取り組んだ。アレイ回路は被測定素子が形成された2次元アレイ状の単位セルと読み出し回路で構成されるシリコンダイであり、被測定素子から生じる電圧信号を順次読み出すことで、高速・高精度な計測を実現する。従来の数十nAのオーダーで電流特性を計測する電流計測アレイ回路技術を発展させることで、1つのアレイ回路で複数の特性を計測可能な回路構成を有する新規アレイ回路の設計を行った。この新規アレイ回路では、マイクロバンプなどの3次元集積技術によって、数μm間隔でアレイ回路の単位セルと任意の被測定デバイスを接続し、回路を構築することも可能であり、より汎用的な評価技術となっている。本年度設計した新規アレイ回路は、並列して開発を進めている高容量密度・低リーク電流粗面トレンチ型キャパシタを始めとする、様々な半導体デバイスにも応用可能である。従来の半導体デバイスの評価技術に比べ、これまでにない大規模な特性評価を実現する3次元集積デバイスとなる見込みである。

革新的な3次元集積半導体デバイスの創出に向け、高容量密度と低リーク電流などの高信頼性を両立する粗面トレンチ型キャパシタ技術の開発と応用、2次元アレイ状に配置された被測定素子の電気的特性を高速かつ高精度に計測可能なアレイ回路技術を用いた、評価技術の確立に関する研究に取り組んでいる。本年度は、3次元集積技術を用いることで半導体デバイスの電気的特性を統計的に評価可能な、新規アレイ回路技術の開発に取り組んだ。アレイ回路は被測定素子が形成された2次元アレイ状の単位セルと読み出し回路で構成されるシリコンダイであり、被測定素子から生じる電圧信号を順次読み出すことで、高速・高精度な計測を実現する。従来の数十nAのオーダーで電流特性を計測する電流計測アレイ回路技術を発展させることで、1つのアレイ回路で複数の特性を計測可能な回路構成を有する新規アレイ回路の設計を行った。この新規アレイ回路では、マイクロバンプなどの3次元集積技術によって、数μm間隔でアレイ回路の単位セルと任意の被測定デバイスを接続し、回路を構築することも可能であり、より汎用的な評価技術となっている。本年度設計した新規アレイ回路は、並列して開発を進めている高容量密度・低リーク電流粗面トレンチ型キャパシタを始めとする、様々な半導体デバイスにも応用可能である。従来の半導体デバイスの評価技術に比べ、これまでにない大規模な特性評価を実現する3次元集積デバイスとなる見込みである。