A verification of One-dimensional degenerate model in Monte-Carlo simulation of SRAM

令和4年度は、第一段階としてSRAMの書き込み動作における一次元縮退モデルの妥当性の検証に注力した。一次元縮退モデルが成立する理由として、記憶回路を構成する6個のトランジスタのうちの特定のものが動作不良に対して支配的に効いていることが推測されるため、まず6個のトランジスタのしきい値電圧(Vth)を個別にばらつかせたモンテカルロシミュレーション(MC)を行った。その結果、支配的に効く2つのトランジスタを特定することができたが、いずれの不良率も6個のトランジスタをばらつかせた実際の不良率より小さく、個々のトランジスタのばらつきだけでは説明がつかないことが判明した。この結果に基づいて理論的考察を進め、上記二つのトランジスタのVthの相対的なずれが一定以上になった際に書き込み不良が起きることを突き止め、上記二つのVthの確率分布から、畳み込み積分によって不良率の分布を算出する式を導出した。この式は一次元のガウス分布となっており、一次元縮退モデルが成立することが示されたが、式から算出される不良率は6個のトランジスタをすべてばらつかせた場合の不良率よりも大きく、式の精度が不十分であることが分かった。そこで、さらなる高精度化の検討を行い、この誤差が二つのトランジスタの不良に対する動作限界の違いに起因することを突き止め、動作限界をそろえる一種の正規化を行うことで、新たな不良率の分布式を導出した。この式は、分布が一次元であることを示すとともに、6個のトランジスタをすべてばらつかせた実際の不良率とよく一致することが確かめられ、目標としていた一次元縮退モデルの妥当性が示された。本研究成果は、2022年度電気関係学会関西連合大会において発表した。なお、研究に当たっては回路シミュレータとしてHSPICE(Synopsys社製)を導入することにより、高精度の回路シミュレーションを実施した。

令和4年度は、第一段階としてSRAMの書き込み動作における一次元縮退モデルの妥当性の検証に注力した。一次元縮退モデルが成立する理由として、記憶回路を構成する6個のトランジスタのうちの特定のものが動作不良に対して支配的に効いていることが推測されるため、まず6個のトランジスタのしきい値電圧(Vth)を個別にばらつかせたモンテカルロシミュレーション(MC)を行った。その結果、支配的に効く2つのトランジスタを特定することができたが、いずれの不良率も6個のトランジスタをばらつかせた実際の不良率より小さく、個々のトランジスタのばらつきだけでは説明がつかないことが判明した。この結果に基づいて理論的考察を進め、上記二つのトランジスタのVthの相対的なずれが一定以上になった際に書き込み不良が起きることを突き止め、上記二つのVthの確率分布から、畳み込み積分によって不良率の分布を算出する式を導出した。この式は一次元のガウス分布となっており、一次元縮退モデルが成立することが示されたが、式から算出される不良率は6個のトランジスタをすべてばらつかせた場合の不良率よりも大きく、式の精度が不十分であることが分かった。そこで、さらなる高精度化の検討を行い、この誤差が二つのトランジスタの不良に対する動作限界の違いに起因することを突き止め、動作限界をそろえる一種の正規化を行うことで、新たな不良率の分布式を導出した。この式は、分布が一次元であることを示すとともに、6個のトランジスタをすべてばらつかせた実際の不良率とよく一致することが確かめられ、目標としていた一次元縮退モデルの妥当性が示された。本研究成果は、2022年度電気関係学会関西連合大会において発表した。なお、研究に当たっては回路シミュレータとしてHSPICE(Synopsys社製)を導入することにより、高精度の回路シミュレーションを実施した。