基于IP核设计已成为当今SoC设计的主流方法。SOC的低功耗本质上是IP核的低功耗，本项目从逻辑级、电路级和物理级来研究基于双逻辑的低功耗IP核设计方法和关键技术。开展了逻辑函数适合双逻辑实现的逻辑探测与划分方法的研究，提出了基于不相交乘积项和多数覆盖的双逻辑探测和划分算法，提出了基于多数覆盖和乘积项位操作相结合的混合极性RM逻辑综合方法, 建立了三级（three-level）结构的电路实现框架。开展了基于双逻辑的综合和映射方法的研究，实现了基于预编译库的逻辑综合算法；提出了低时间复杂度的准NPN形式对函数进行分类和储存的算法，基于真值表和协函数特征（cofactor signature）的混合规范形式的函数表达方法，提出了时延驱动的基于逻辑复制和缓冲器插入的逻辑等效变换算法；提出了面向商用主流DC和Encounter工具的RM逻辑低功耗标准单元建库策略，构建了基于混合逻辑、电流模逻辑、能量恢复型逻辑的多种低功耗RM标准单元，获得了映射工具进行双逻辑实现的干预方法。.提出了单轨多下拉电流模等多种新型电路架构，并采用不同电路结构，多种低功耗技术，例如近阈值等实现RM逻辑电路的低功耗设计方法和RM标准单元实现方法。提出了面向主流EDA工具的RM逻辑低功耗标准单元建库策略，构建了多种低功耗同或/异或、三输入和四输入多种低功耗RM复合门标准单元，并创建了双逻辑标准单元库。.开展了基于多电压的低功耗IP核物理级优化研究，提出了基于非矩形电压岛和非随机算法的电压岛优化生成方法，基于弹簧模型的电源引脚分配方法，基于模块电流密度的增量式电源网络拓扑优化方法，实现了在时序约束下预插入虚拟电平移位器和结合物理信息反馈的多电压分配布图算法。建立了双逻辑的低功耗库和基于双逻辑的低功耗IP核综合和优化平台。设计了低功耗AND/XOR门、三输入XOR门等单元，可重构的IP核，并进行了流片验证。.项目的研究成果，对于丰富IP核设计理论与方法，推动和发展低功耗IP核设计，使我国集成电路工业尽快赶上国际先进水平具有重要意义。